DIALOG(R)File 352:Derwent WPI

(c) 2001 Derwent Info Ltd. All rts. reserv.

013206435 **Image available**

WPI Acc No: 2000-378308/200033 Related WPI Acc No: 2000-378306

XRAM Acc No: C00-114700 XRPX Acc No: N00-284129

MOS thin film transistor for fabrication of an active matrix type liquid crystal display device has regions which overlap and do not overlap the gate electrode, relieving high electric field near drain

Patent Assignee: SEMICONDUCTOR ENERGY LAB (SEME)

Inventor: OHTANI H; SUZAWA H; TAKAYAMA T; YAMAZAKI S

Number of Countries: 026 Number of Patents: 002

Patent Family:

Week Applicat No Kind Date Patent No Kind Date 19991203 200033 В A2 20000607 EP 99124230 Α EP 1006589 200044 20000815 JP 99345498 Α 19991203 JP 2000228527 Α

Priority Applications (No Type Date): JP 98344746 A 19981203

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

EP 1006589 A2 E 66 H01L-029/49

Designated States (Regional): AL AT BE CH CY DE DK ES FI FR GB GR IE IT

LI LT LU LV MC MK NL PT RO SE SI

JP 2000228527 A 38 H01L-029/786

Abstract (Basic): EP 1006589 A2

NOVELTY - The transistor gate electrode has a first layer of gate electrode of semiconductor film in contact with the gate insulation (106), and a second layer (108) of the gate electrode in contact with the first layer (107). DETAILED DESCRIPTION - Semiconductor device comprises: a semiconductor layer; a gate insulation film (106) in contact with the semiconductor layer (104, 105) and a gate electrode formed in contact with the gate insulation film. The semiconductor layer includes a channel formation region, an impurity region of one conductivity type, and a second impurity region sandwiched between the channel formation region and the first impurity region and in contact with the channel formation region. Part of the second impurity region overlaps with the first layer of the gate electrode through the gate insulation film. INDEPENDENT CLAIMS are also included for: (a) six variants in the standard semiconductor device including devices with pixel portions including n-channel thin film transistors, and with CMOS circuits; and (b) methods of fabricating the devices by forming thin films, layers and electrodes. USE - For LCDs, EL devices, image sensors, projectors, car navigation systems, personal computers and goggle displays (all claimed). ADVANTAGE - Crystalline TFT has reliability comparable to or superior to conventional metal-oxide-semiconductor field-effect transistors (MOSFETs) and excellent characteristics in both on and off state.

DESCRIPTION OF DRAWING(S) - The drawing shows a sectional view of the TFT, semiconductor layers (104, 105) gate insulation (106) first layer of gate electrode (107) second layer of gate electrode (108) pp; 66 DwgNo 1a/36

Title Terms: MOS; THIN; FILM; TRANSISTOR; FABRICATE; ACTIVE; MATRIX; TYPE:

LIQUID; CRYSTAL; DISPLAY; DEVICE; REGION; OVERLAP; OVERLAP; GATE;

ELECTRODE; RELIEVE; HIGH; ELECTRIC; FIELD; DRAIN

Derwent Class: L03; P81; U11; U12; U14

International Patent Class (Main): H01L-029/49; H01L-029/786

International Patent Class (Additional): G02F-001/1368; H01L-021/336; H01L-021/84; H01L-027/12

File Segment: CPI; EPI; EngPI

DIALOG(R)File 347:JAPIO (c) 2001 JPO & JAPIO. All rts. reserv.

Image available 06642713

SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

PUB. NO.:

A**2000-228527** [JP 2000228527

PUBLISHED:

August 15, 2000 (20000815)

INVENTOR(s):

YAMAZAKI SHUNPEI

OTANI HISASHI

SUZAWA HIDEOMI TAKAYAMA TORU

APPLICANT(s): SEMICONDUCTOR ENERGY LAB CO LTD

APPL. NO.:

11-345498 [JP 99345498]

FILED:

December 03, 1999 (19991203)

PRIORITY:

10-344746 [JP 98344746], JP (Japan), December 03, 1998 (19981203)

INTL CLASS:

H01L-029/786; H01L-021/336

ABSTRACT

PROBLEM TO BE SOLVED: To obtain good characteristics in both states of ON and OFF, by allowing a gate electrode to have the first and second layers, a semiconductor layer to have a channel forming region, a first and second impurity regions, and a part 1 of the second impurity region to be overlaid with the first layer of the gate electrode.

SOLUTION: A first conductive film 107 to be the first layer of a gate electrode and a second conductive layer 108 to be the second layer of the gate electrode are formed on the surface of a gate insulating film 106. The first conductive film 107 is a semiconductor film containing Si or Ge as a main component. The second conductive film 108 contains Ti, Ta, W and Mo as main components. A channel forming region 138, first impurity regions 140, 141 and a second impurity region are formed in an n-channel TFT (a thin film transistor) of a CMOS circuit. Here, in the second impurity region, a region 139a (GOLD region) which superimposes with the gate electrode and a region 139b (LDD region) which does not overlap the gate electrode are respectively formed.

HO1L 29/786

21/336

(19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2000-228527 (P2000-228527A)

(43)公開日 平成12年8月15日(2000.8.15)

(51) Int.Cl.7

識別記号

FΙ

テーマコート*(参考)

H01L 29/78

617L 616A

617K

審査請求 未請求 請求項の数24 〇L (全 38 頁)

(21)出顧番号

特膜平11-345498

(22)出顧日

平成11年12月3日(1999.12.3)

(31)優先権主張番号 特願平10-344746

(32)優先日

平成10年12月3日(1998.12.3)

(33)優先権主張国

日本(JP)

(71)出顧人 000153878

株式会社半導体エネルギー研究所

神奈川県厚木市長谷398番地

(72)発明者 山崎 舜平

神奈川県厚木市長谷398番地 株式会社半

導体エネルギー研究所内

(72)発明者 大谷 久

神奈川県厚木市長谷398番地 株式会社半

導体エネルギー研究所内

(72)発明者 須沢 英臣

神奈川県厚木市長谷398番地 株式会社半

導体エネルギー研究所内


最終頁に続く

(54) 【発明の名称】 半導体装置およびその作製方法

(57) 【要約】

【課題】 MOSトランジスタと同等かそれ以上の信頼 性を達成すると同時に、オン状態とオフ状態の両方で良 好な特性が得られる結晶質TFTを実現することを課題 とする。そして、そのような結晶質TFTで回路を形成 した半導体回路を有する信頼性の高い半導体装置を実現 することを課題とする。

【解決手段】 半導体層とゲート絶縁膜とゲート電極と を有する半導体装置において、ゲート電極をゲート絶縁 膜に接して形成される半導体膜とから成る第1層目と、 金属材料から成る第2層目とから形成され、半導体層は チャネル形成領域と一導電型の第1の不純物領域とチャ ネル形成領域と一導電型の第1の不純物領域とに挟ま れ、かつチャネル形成領域に接する一導電型の第2の不 純物領域とを有し、一導電型の第2の下純物領域の一部 は前記ゲート絶縁膜を介して前記ゲート電極の第1層目 と重なっていることを特徴としている。



【特許請求の範囲】

【請求項1】半導体層と前記半導体層に接して形成された たゲート絶縁膜と前記ゲート絶縁膜に接して形成された ゲート電極とを有する半導体装置において、

前記ゲート電極は、前記ゲート絶縁膜に接して形成された半導体膜からなるゲート電極の第1層目と、前記ゲート電極の第1層目と接して形成されたゲート電極の第2層目とを有し、

前記半導体層は、チャネル形成領域と、一導電型の第1の不純物領域と、前記チャネル形成領域と前記一導電型の第1の不純物領域とに挟まれ、かつ、前記チャネル形成領域に接する一導電型の第2の不純物領域とを有し、前記一導電型の第2の不純物領域の一部は、前記ゲート絶縁膜を介して、前記ゲート電極の第1層目と重なっていることを特徴とする半導体装置。

【請求項2】半導体層と前記半導体層に接して形成されたゲート絶縁膜と、前記ゲート絶縁膜に接して形成されたゲート電極とを有する半導体装置において、

前記ゲート電極は、前記ゲート絶縁膜に接して形成された半導体膜からなるゲート電極の第1層目と、前記ゲート電極の第1層目に接し、前記ゲート電極の第1層目の内側に形成されたゲート電極の第2層目とを有し、

前記半導体層は、チャネル形成領域と、一導電型の第1の下純物領域と、前記チャネル形成領域と前記一導電型の第1の下純物領域とに挟まれ、かつ、前記チャネル形成領域に接する一導電型の第2の不純物領域とを有し、前記一導電型の第2の不純物領域の一部は、前記ゲート絶縁膜を介して、前記ゲート電極の第1層目と重なっていることを特徴とする半導体装置。

【請求項3】半導体層と前記半導体層に接して形成されたケート絶縁膜と前記ゲート絶縁膜に接して形成されたゲート電極とを有する半導体装置において、

前記ゲート電極は、前記ゲート絶縁膜に接して形成された半導体膜からなるゲート電極の第1層目と、前記ゲート電極の第1層目に接し、チャネル長方向の長さが、前記ゲート電極の第1層目よりも短く形成されたゲート電極の第2層目とを有し、

的記半導体層は、チャネル形成領域と、一導電型の第1の不純物領域と、前記チャネル形成領域と前記一導電型の第1の不純物領域とに挟まれ、かつ、前記チャネル形成領域に接する一導電型の第2の不純物領域とを有し、前記一導電型の第2の下純物領域の一部は、前記ゲート地縁膜を介して、前記ゲート電極の第1層目と重なっていることを特徴とする半導体装置。

【請求項4】半導体層と前記半導体層に接して形成されたゲート絶縁膜と前記ゲート絶縁膜に接して形成されたゲート電極とを有する半導体装置において、

的記ゲート電極は、チャネル長方向の長さが互いに異なる2層構造を有し、前記ゲート絶縁膜に接して形成された半導体膜からなるゲート電極の第1層目と、

前記ゲート電極の第1層目に接し、前記ゲート電極の第 1層目のチャネル長方向の長さよりも短く形成されたゲート電極の第2層目とから成り、

前記半導体層は、チャネル形成領域と、一尊電型の第1 の不純物領域と、

前記チャネル形成領域と前記一導電型の第1の不純物領域とに挟まれ、かつ、前記チャネル形成領域に接する一導電型の第2の不純物領域とを有し、

前記一導電型の第2の不純物領域の一部は、前記ゲート 絶縁膜を介して、前記ゲート電極の第1層目と重なって いることを特徴とする半導体装置。

【請求項5】請求項1乃至請求項4のいずれか一項において、前記第1の不純物領域と前記第2の不純物領域と には一尊電型を付与する不純物元素が含まれていて、前 記第2の不純物領域における一尊電型の不純物元素の農 度は、前記第1の不純物領域における一導電型の不純物 元素の農度よりも低いことを特徴とする半導体装置。

【請求項6】請求項1乃至請求項5のいずれか一項において、一尊電型の半導体層と、前記一導電型の半導体層に接して形成された絶縁膜と、前記絶縁膜に接して形成された半導体膜からなる電極とから容量を形成していて

前記 - 導電型の半導体層が、前記第1の不純物領域と接 続していることを特徴とする半導体装置。

【請求項7】 n チャネル型薄膜トランジスタを含む画素 部を有する半導体装置において、

前記 n チャネル型薄膜トランジスタのゲート電極は、ゲート絶縁膜に接して形成された半導体膜からなるゲート電極の第 1 層目と、前記ケート電極の第 1 層目に接して形成されたゲート電極の第 2 層目とを有し、

前記nチャネル型薄膜トランジスタの半導体層は、チャネル形成領域と、一導電型の第1の下純物領域と、前記チャネル形成領域と前記一導電型の第1の不純物領域とに挟まれ、かつ、前記チャネル形成領域に接する一導電型の第2の不純物領域とを有し、

前記一導電型の第2の不純物領域の一部は、前記ゲート 絶縁膜を介して、前記ゲート電極の第1層目と重なって いることを特徴とする半導体装置。

【請求項8】 n チャネル型薄膜トランジスタとp チャネ ル型薄膜トランジスタとで形成されたC M O S 回路を有 する半導体装置において、

前記 n チャネル型薄膜トランシスタのゲート電極は、ゲート絶縁膜に接して形成された半導体膜からなるゲート電極の第 1 層目と、前記ゲート電極の第 1 層目に接して 形成されたゲート電極の第 2 層目とを有し、

前記 n チャネル型薄膜トランジスタの半導体層は、チャネル形成領域と、一導電型の第1の不純物領域と、前記チャネル形成領域と前記一導電型の第1の不純物領域とに挟まれ、かつ、前記チャネル形成領域に接する一導電型の第2の不純物領域とを有し、

前記一尊電型の第2の不純物領域の一部は、前記ゲート 絶縁膜を介して、前記ゲート電極の第1層目と重なって いることを特徴とする半導体装置。

【請求項9】 n チャネル型薄膜トランジスタを含む画素 部とn チャネル型薄膜トランジスタとp チャネル型薄膜トランジスタとp チャネル型薄膜トランジスタとで形成された C M () ト回路とを有する半 導体装置において、

前記 n チャネル型薄膜トランジスタのゲート電極は、ゲート絶縁膜に接して形成された半導体膜からなるゲート電極の第 1 層目と、前記ゲート電極の第 1 層目に接して形成されたゲート電極の第 2 層目とを有し、

前記nチャネル型薄膜トランジスタの半導体層は、チャネル形成領域と、一尊電型の第1の不純物領域と、前記チャネル形成領域と前記一導電型の第1の不純物領域とに挟まれ、かつ、前記チャネル形成領域に接する一導電型の第2の不純物領域とを有し、

前記一導電型の第2の不純物領域の一部は、前記ゲート 絶縁膜を介して、前記ゲート電極の第1層目と重なって いることを特徴とする半導体装置。

【請求項10】請求項7乃至請求項9のいずれか一項に おいて、前記nチャネル型薄膜トランジスタのゲート電 極の第2層目は、チャネル長方向の長さが前記ゲート電 極の第1層目よりも短く形成されていることを特徴とす る半導体装置。

【請求項11】請求項7乃至請求項10のいずれか一項において、一導電型の半導体層と該半導体層に接して形成された絶縁膜と前記絶縁膜に接して形成された半導体膜からなる電極とから成る容量を有し、前記容量がnチャネル型またはpチャネル型薄膜トランジスタに接続されていることを特徴とする半導体装置。

【請求項12】請求項11において、前記一導電型の半導体層は、前記nチャネル型またはpチャネル型薄膜トランジスタの半導体層と連続していることを特徴とする 子尊体装置。

【請求項13】請求項7乃至請求項11のいずれか一項において、前記ゲート電極の第1層目はシリコン(Si)、ゲルマニウム(Ge)から選ばれた一種または複数種の元素、あるいは前記元素を主成分とする化合物であることを特徴とする半導体装置。

【請求項14】請求項7乃至請求項11のいずれか一項において、前記ゲート電極の第2層目はチタン(Ti)、タンタル(Ta)、タングステン(W)、モリブデン(Mo)から選ばれた一種または複数種の元素、あるいは前記元素を主成分とする化合物であることを特徴とする半導体装置。

【請求項15】請求項1乃至請求項14のいずれか一項 において、前記半導体装置は液晶表示装置またはEL表 示装置であることを特徴とする半導体装置。

【請求項16】請求項1乃至請求項15のいずれか一項 において、前記半導体装置はビデオカメラ、デジタルカ メラ、プロジェクター、プロジェクションTV、ゴーグル型ディスプレイ、カーナブゲーション、パーソナルコンビュータ、または携帯型情報端末から選ばれた一であることを特徴とする半導体装置。

【請求項17】基板上に半導体層を形成する工程と、 前記半導体層に接してゲート絶縁膜を形成する工程と、 前記ゲート絶縁膜に接して第1の尊電膜を形成する工程 と、

前記第1の尊電膜に接して第2の尊電膜を形成する工程 と、

前記第2の尊電膜からゲート電極の第2層目を形成する 工程と、

一導電型の不純物元素を前記半導体層に選択的に添加する第1の不純物添加の工程と、

前記第1の導電膜からゲート電極の第1層目を形成する 工程と、

一導電型の不純物元素を前記半導体層に選択的に添加する第2の不純物添加の工程とを有することを特徴とする 半導体装置の作製方法。

【請求項18】基板上に半導体層を形成する工程と、 前記半導体層に接してゲート絶縁膜を形成する工程と、 前記ケート絶縁膜に接して第1の導電膜を形成する工程 と

前記第1の尊電膜に接して第2の尊電膜を形成する工程と、

前記第2の導電膜からゲート電極の第2層目を形成する 工程と、

一導電型の不純物元素を前記半導体層に選択的に添加する第1の不純物添加の工程と,

前記第1の導電膜からゲート電極の第1層目を形成する 工程と、

一尊電型の不純物元素を前記半尊体層に選択的に添加する第2の不純物添加の工程と、

前記ケート電極の第1層目の一部を除去する工程とを有 することを特徴とする半導体装置の作製方法。

【請求項19】基板上に第1の半導体層と第2の半導体層を形成する工程と、

前記第1の半導体層と第2の半導体層に接してゲート絶 縁膜を形成する工程と、

前記ゲート絶縁膜に接して第1の尊電膜を形成する工程 と、

前記第1の導電膜に接して第2の尊電膜を形成する工程 と、

前記第2の導電膜からゲート電極の第2層目を形成する 工程と、

一導電型の不純物元素を少なくとも前記第1の半導体層 に選択的に添加する第1の不純物添加の工程と、

一導電型とは反対の導電型の不純物元素を前記第2の半 導体層に選択的に添加する第3の不純物添加の工程と、 前記第1の導電膜からゲート電極の第1層目を形成する 口程と、

一尊電型の下純物元素を少なくとも前記第1の半導体層 に選択的に添加する第2の不純物添加の工程とを有する ことを特徴とする半導体装置の作製方法。

【請求項20】基板上に第1の半導体層と第2の半導体層を形成する工程と、

前記第1の半導体層と第2の半導体層に接してゲート絶 縁膜を形成する工程と、

前記ゲート絶縁膜に接して第1の導電膜を形成する工程と、

前記第1の導電膜に接して第2の導電膜を形成する工程 と、

前記第2の導電膜からゲート電極の第2層目を形成する 工程と、

一尊電型の不純物元素を少なくとも前記第1の半導体層 に選択的に添加する第1の不純物添加の工程と、

一尊電型とは反対の導電型の不純物元素を前記第2の半 導体層に選択的に添加する第3の不純物添加の工程と、 前記第1の導電膜からゲート電極の第1層目を形成する 工程と、

・尊電型の不純物元素を少なくとも前記第1の半導体層 に選択的に添加する第2の不純物添加の工程と、

前記ゲート電極の第1層目の一部を除去する工程とを有 することを特徴とする半導体装置の作製方法。

【請求頃21】請求頃17乃至請求頃20のいずれか一項において、前記ゲート電極の第1層目はシリコン(Si)、ゲルマニウム(Ge)から選ばれた一種または複数種の元素、あるいは前記元素を主成分とする化合物から形成されることを特徴とする半導体装置の作製方法。

【請求項22】請求項17乃至請求項20のいずれか一項において、前記ゲート電極の第2層目はチタン(T_1)、タンタル(T_2)、タングステン(T_3)、モリブデン(T_3)から選ばれた一種または複数種の元素、あるいは前記元素を主成分とする化合物から形成されることを特徴とする半導体装置の作製方法。

【請求項23】請求項17乃至請求項22のいずれか一項において、前記半導体装置は液晶表示装置またはEL表示装置であることを特徴とする半導体装置の作製方法。

【請求項24】請求項17乃至請求項23のいずれか一項において、前記半導体装置はビデオカメラ、デジタルカメラ、プロジェクター、プロジェクションTV、ゴーグル型ディスプレイ、カーナブゲーション、パーソナルコンヒュータ、または携帯型情報端末から選ばれた一であることを特徴とする半導体装置の作製方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は絶縁表面を有する基板上に薄膜トランジスタで構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示

装置に代表される電気光学装置および電気光学装置を搭載した電子機器の構成に関する。なお、本願明細書において半尊体装置とは、半尊体特性を利用することで機能する装置全般を指し、上記電気光学装置およびその電気光学装置を搭載した電子機器を範疇に含んている。

[0003]

【従来の技術】 薄膜トランジスタ(以下、TFTと記す)を透明ガラス基板上に形成して、アクティブマトリクス型の液晶表示装置を作製する技術開発が注目を集めている。特に結晶構造を有する半尊体膜を活性層にしたTFT(結晶質TFT)は高移動度が得られることから、同一基板上に機能回路を集積させて高精細な画像表示を実現することが可能になった。

【0003】本願明細書において、前記結晶構造を有する半導体膜とは、単結晶半導体、多結晶半導体、微結晶半導体を含むものであり、さらに、特開平7-130652号公報、特開平8-78329号公報、特開平10-135469号公報で開示された半導体を含んでいる。

【0004】アクティブマトリクス型液晶表示装置を構成するためには、画素マトリクス回路(以下画素部と記す)だけでも100~200万個の結晶質TFTが必要となり、さらに周辺に設けられる機能回路を付加するとそれ以上の結晶質TFTが必要であった。液晶表示装置に要求される仕様は厳しく、画像表示を安定して行うためには、個々の結晶質TFTの信頼性を確保することが必要であった。

【0005】 TFTの特性はオン状態とオフ状態の2つの状態に分けて考えることができる。オン状態の特性からは、オン電流、移動度、S値、しきい値などの特性を知ることができ、オフ状態の特性ではオフ電流が重視されている。

【0.0.0.6】 アクティブマトリクス型液晶表示装置の画素部はn チャネル型TFTを 2 次元に配置して構成され、振幅 $1.5\sim2.0$ V程度の電圧を印加して駆動される。ここでは、十ン状態の特性を満足させることはもとより、十つ電流を十分低減させておく必要があった。

【0007】一方、画素部の周辺に設けられる駆動回路はCMOS回路を基本として構成され、シフトレジスタ、レベルシフタ、バッファ回路、サンプリング回路から成っている。これらの回路においては、主にオン状態の特性が重視された。

【0008】しかし、結晶質TFTはオフ電流が高くなりやすいという問題点があった。

【0009】また、結晶質TFTは信頼性の面で依然LSIなどに用いられるMOSトランジスタ(単結晶半導体基板上に作製されるトランジスタ)に及ばないとされている。例えば、結晶質TFTを連続駆動させると移動度やすン電流(TFTがすン状態にある時に流れる電流)の低下、すフ電流(TFTがオフ状態にある時に流

れる電流)の増加といった劣化現象が観測されることが あった。この原因はホットキャリア効果であり、ドレイ ン近傍の高電界によって発生したホットキャリアが劣化 現象を引き起こすものと考えられた。

【0010】MOSトランジスタでは、オフ電流を下げ、ドレイン近傍の高電界を緩和する方法として、低農度ドレイン(LDD:Lightly Doped Drain)構造が知られている。この構造はチャネル領域の外側に低濃度の不純物領域を設けたものであり、この低濃度不純物領域をLDD領域と呼んでいる。

【0011】当然のことなから、結晶質TFTでもLD D構造を形成することは知られていた。例えば、特開平7-202210号公報には、ゲート電極を互いに幅の異なる2層構造とし、上層の幅を下層の幅よりも小さく形成し、そのゲート電極をマスクとしてイオン注入を行うことにより、ゲート電極の厚さが異なることによるイオンの侵入深さの違いを利用して、一回のイオン注入で1.DD値域を形成している。そして、LDD領域の直上にゲート電極がある構造、すなわちゲートオーバーラッフ構造となっている。

【0012】ゲートオーバーラップ構造は、GOLD (Gate-drain Overlapped LDD) 構造、LATID C arge-tilt-angle implanted drain) 構造、または、ITLDD (Inverse T LDD) 構造等として知られている。そして、ドレイン近傍の高電界を緩和してホットキャリア効果を防ぎ、信頼性を向上させることができた。例えば、「Mutsuko Hatano, Hajime Akimoto and Take sht Sakai IEDM97 TECHNICAL DIGEST p523-526, 1997 」では、シリコンで形成したサイドウォールによるGOL D構造であるが、他の構造のTFTと比べ、きわめて優れた信頼性が得られることが確認されている。

【0013】しかしながら、同論文に公開された構造では通常のLDD構造に比べてオフ電流が大きくなってしまうという問題があり、そのための対策が必要であった。特に、画素マトリクス回路を構成する n チャネル型 TFT (以下画素TFTと記す)では、オフ電流が増加すると、消費電力が増えたり画像表示に異常が現れたりするので、GOLD構造の結晶質TFTをそのまま適用することはできなかった。

[0014]

【発明が解決しようとする課題】本発明はこのような問題点を解決するための技術であり、MOSトランジスタと同等かそれ以上の信頼性を達成すると同時に、オン状態とオフ状態の両方で良好な特性が得られる結晶質TFTを実現することを課題とする。そして、そのような結晶質TFTで回路を形成した半導体回路を有する信頼性の高い半導体装置を実現することを課題とする。

[0015]

【課題を解決するための手段】図20は、これまでの知 見を基にして、TFTの構造とそのとき得られるVg1 d (ゲート電圧対ドレイン電流) 特性を模式的に示したものである。図20 (1 A) は、半導体層がチャネル領域、ソース領域、ドレイン領域から構成される最も基本的なTFTの構造を示す。また、図20 (1 B) はエチャネル型TFTのVェートは特性を示し、+ V g側はTFTのオン状態を、-V g側はオフ状態の特性を示している。そして、実線は初期状態の特性であり、破線は劣化状態の特性を示している。この構造ではオン電流とオフ電流が共に高くなり、また劣化も大きい。 従って、通常はこの構造のままで使用することはなかった。

【0016】図20(2A)の構造は、図20(1A)の構造にLDD領域が設けられたものであり、ゲート電極とはオーバーラップしないLDD構造である。このとき図20(2B)に示すように、オフ電流をある程度抑えることは可能であったが、オン電流の劣化を防ぐことはできなかった。また、図20(3A)の構造は、LDD領域がゲート電極と完全にオーバーラップした構造で、GOLD構造とも呼ばれるものである。このとき図20(3B)に示すように、オン電流の劣化を抑えることはできるが、LDD構造よりもオフ電流が増加してしまう欠点があった。

【0017】従って、図20(1A)、(2A)、(3A)に示す構造では、画素部に必要なオン領域の特性と
すつ領域の特性を、信頼性の問題を含めて同時に満足さ
せることはできなかった。しかし、図20(4A)に示
すようにLDD領域をゲート電極とすーバーラップさせ
た部分と、オーバーラップさせない部分とを形成するような構造とした。この構造を採用することで、オン電流の劣化を十分に抑制し、かつ、オフ電流を低減することが可能となった。

【0018】ここで図20(4A)の構造は以下の考察により導かれるものであった。図20(3A)に示したような構造で、nチャネル型TFTのゲート電極に負の電圧が印加されたとき、即ちオフ状態において、ゲート電極とオーバーラップして形成されたLDD領域では、負電圧の増加と共にゲート絶縁膜との界面にホールが誘起されて、ドレイン領域、LDD領域、チャネル領域をつなて少数キャリアによる電流経路が形成される。このとき、ドレイン領域に正の電圧が印加されていると、ホールはソース領域側に流れるため、これがオフ電流の増加原因と考えられた。

【0019】このような電流経路を途中で遮断するために、ゲート電圧が印加されても少数キャリアが蓄積されないLDD領域を設ければ良いと考えた。本発明はこのような構成を有する薄膜トランジスタと、この薄膜トランシスタを用いた回路に関するものである。

【0020】従って、本発明の構成は、半導体層と前記 半導体層に接して形成されたゲート絶縁膜と前記ゲート 絶縁膜に接して形成されたゲート電極とを有する半導体 装置において、前記ゲート電極は、前記ゲート絶縁膜に 接して形成された半導体膜からなるゲート電極の第1層目と、前記ゲート電極の第1層目に接して形成されたゲート電極の第2層目とを有し、前記半導体層は、チャネル形成領域と、一導電型の第1の不純物領域と、前記チャネル形成領域と前記・導電型の第1の不純物領域とに挟まれ、かつ、前記チャネル形成領域に接する一導電型の第2の不純物領域とを有し、前記一導電型の第2の不純物領域の一部は、前記ゲート絶縁膜を介して前記ゲート電極の第1層目と重なっていることを特徴としている。

【0021】また、他の発明の構成は、半導体層と、前記半導体層に接して形成されたゲート絶縁膜と前記ケート絶縁膜に接して形成されたゲート電極とを有する半導体装置において、前記ゲート電極は、前記ゲート絶縁膜に接して形成された半導体膜からなるゲート電極の第1層目と、前記ケート電極の第1層目に接し、前記ゲート電極の第1層目に接し、前記ゲート電極の第2層目とを有し、前記半導体層は、チャネル形成領域と、一導電型の第1の不純物領域と、前記チャネル形成領域と前記一導電型の第1の不純物領域とに挟まれ、かつ、前記チャネル形成領域に接する一導電型の第2の不純物領域の一部域とを有し、前記一導電型の第2の不純物領域の一部は、前記ゲート絶縁膜を介して前記ゲート電極の第1層目と重なっていることを特徴としている。

【0022】また、他の発明の構成は、半導体層と、前記半導体層に接して形成されたゲート絶縁膜と前記ゲート絶縁膜に接して形成されたゲート電極とを有する半導体装置において、前記ゲート電極は、前記ゲート電極の第1層目と、前記ゲート電極の第1層目に接し、チャネル長方向の長さが、前記ゲート電極の第1層目によりも短く形成されたゲート電極の第2層目とを有し、前記半導体層は、チャネル形成領域と、一導電型の第1の不純物領域と、前記チャネル形成領域と前記一尊電型の第1の不純物領域と、前記チャネル形成領域と接する一導電型の第2の不純物領域とを有し、前記一導電型の第2の不純物領域とを有し、前記一導電型の第2の不純物領域の一部は、前記ゲート絶縁膜を介して前記ゲート電極の第1層目と重なっていることを特徴としている。

【0023】また、他の発明の構成は、半導体層と前記半導体層に接して形成されたゲート絶縁膜と前記ゲート 継縁膜に接して形成されたゲート電極とを有する半導体 装置において、前記ゲート電極は、チャネル長方向の長さか互いに異なる2層構造を有し、前記ゲート絶縁膜に接して形成された半導体膜からなるゲート電極の第1層目と、前記ゲート電極の第1層目に接し、前記ゲート電極の第1層目に接し、前記ゲート電板の第1層目のチャネル長方向の長さよりも短く形成されたゲート電極の第2層目とから成り、前記半導体層は、チャネル形成領域と、一導電型の第1の不純物領域と、前記チャネル形成領域と前記一導電型の第1の不純

物領域とに挟まれ、かつ、前記チャネル形成領域に接する一尊電型の第2の不純物領域とを有し、前記一導電型の第2の不純物領域の一部は、前記ゲート絶縁膜を介して前記ゲート電極の第1層目と重なっていることを特徴としている。

【0024】前記第2の不純物領域における一導電型の 不純物元素の農度は、前記第1の不純物領域における一 導電型の不純物元素の農度よりも低いことを前提として いる。

【0025】また、本発明は、一尊電型の半導体層と前記半導体層に接して形成された絶縁膜と前記絶縁膜に接して形成された半導体膜からなる電極とから容量を形成していて、前記一導電型の半導体層が、前記第1の不純物値域と連続していることを特徴としている。

【0026】また、他の発明の構成は、nチャネル型薄膜トランジスタを含む画素部を有する半導体装置において、前記nチャネル型薄膜トランジスタのゲート電極は、ゲート絶縁膜に接して形成された半導体膜からなるゲート電極の第1層目と、前記ゲート電極の第1層目に接して形成されたゲート電極の第2層目とを有し、前記nチャネル型薄膜トランジスタの半導体層は、チャネル形成領域と、一導電型の第1の不純物領域と、前記チャネル形成領域と前記一導電型の第1の不純物領域とに挟まれ、かつ、前記チャネル形成領域に接する一導電型の第2の不純物領域とを有し、前記一導電型の第2の不純物領域とを有し、前記・導電型の第2の不純物領域とを有し、前記・一下電極の第1層目と重なっていることを特徴としている。

【0027】また、他の発明の構成は、nチャネル型薄膜トランジスタとpチャネル型薄膜トランジスタとで形成されたCMOS回路を有する半導体装置において、前記nチャネル型薄膜トランジスタのゲート電極は、ゲート絶縁膜に接して形成された半導体膜からなるゲート電極の第1層目に接して形成されたゲート電極の第2層目とを有し、前記nチャネル形成が立れたゲート電極の第2層目とを有し、前記nチャネル形成が近域と、一導電型の第1の不純物領域と、前記チャネル形成領域と前記・導電型の第1の不純物領域とに挟まれ、かつ、前記チャネル形成領域に接する一導電型の第2の不純物領域とを有し、前記・導電型の第2の不純物領域の一部は、前記ゲート絶縁膜を介して前記ゲート電極の第1層目と重なっていることを特徴としている。

【0028】また、他の発明の構成は、nチャネリ型薄膜トランジスタを含む画素部と、nチャネル型薄膜トランジスタとpチャネル型薄膜トランジスタとで形成されたCMOS回路とを有する半導体装置において、前記nチャネル型薄膜トランジスタのゲート電極は、ゲート絶縁膜に接して形成された半導体膜からなるゲート電極の第1層目と、前記ゲート電極の第1層目に接して形成されたゲート電極の第2層目とを有し、前記nチャネル型

薄膜トランジスタの半導体層は、チャネル形成領域と、一導電型の第1の不純物領域と、前記チャネル形成領域と前記一導電型の第1の不純物領域とに挟まれ、かつ、前記チャネル形成領域に接する一導電型の第2の不純物領域とを有し、前記一導電型の第2の不純物領域の一部は、前記ゲート絶縁膜を介して前記ゲート電極の第1層日と重なっていることを特徴としている。

【0029】上記発明の構成において、前記nチャネル型薄膜トランジスタのゲート電極の第2層目は、チャネル長方向の長さが、前記ゲート電極の第1層目よりも短く形成されているものである。

【0030】また、上記発明の構成において、一導電型の半導体層と、該半導体層に接して形成された絶縁膜と前記絶縁膜に接して形成された半導体膜からなる電極とから成る容量を有し、前記容量がnチャネル型またはpチャネル型薄膜トランジスタに接続されていることを特徴としている。前記一導電型の半導体層は、前記nチャネル型またはpチャネル型薄膜トランジスタの半導体層と連続して設けることができる。

【0031】さらに、本発明の構成において、前記ゲート電極の第1層目はシリコン(Si)、ゲルマニウム(Ge)から選ばれた一種または複数種の元素、あるいは前記元素を主成分とする化合物であり、前記ゲート電極の第2層目はチタン(Ti)、タンタル(Ta)、タングステン(W)、モリブデン(Mo)から選ばれた一種または複数種の元素、あるいは前記元素を主成分とする化合物であることが望ましい。

【10032】そして、本発明の構成は、基板上に半導体層を形成する工程と、前記半導体層に接してゲート絶縁膜を形成する工程と、前記ゲート絶縁膜に接して第1の導電膜を形成する工程と、前記第1の導電膜に接して第2の導電膜を形成する工程と、前記第2の導電膜からゲート電極の第2層目を形成する工程と、一導電型の不純物元素を前記半導体層に選択的に添加する第1の不純物添加の工程と、一導電型の不純物元素を前記半導体層に選択的に添加する第2の下純物添加の工程とを有することを特徴とする。

【0033】また、他の発明の構成は、基板上に半導体層を形成する工程と、前記半導体層に接してゲート絶縁膜を形成する工程と、前記ゲート絶縁膜に接して第1の導電膜を形成する工程と、前記第1の導電膜に接して第2の導電膜を形成する工程と、前記第2の導電膜からゲート電極の第2層目を形成する工程と、一導電型の不純物元素を前記半導体層に選択的に添加する第1の不純物添加の工程と、前記第1の導電膜からゲート電極の第1層目を形成する工程と、一導電型の不純物元素を前記半導体層に選択的に添加する第2の不純物添加の工程と、前記ゲート電極の第1層目の一部を除去する工程とを有することを特徴とする。

【0034】また、他の発明の構成は、基板上に、第1の半導体層と第2の半導体層を形成する工程と、前記第1の半導体層と第2の半導体層に接してゲート絶縁膜を形成する工程と、前記ゲート絶縁膜に接して第1の導電膜を形成する工程と、前記第1の導電膜に接して第2の導電膜を形成する工程と、前記第2の導電膜からゲート電極の第2層目を形成する工程と、一導電型の不純物元素を少なくとも前記第1の半導体層に選択的に添加する第3の不純物添加の工程と、前記第1の導電膜からゲート電極の第1層目を形成する工程と、一導電型の不純物添加の工程と、前記第1の導電膜からゲート電極の第1層目を形成する工程と、一導電型の不純物元素を少なくとも前記第1の半導体層に選択的に添加する第2の不純物添加の工程とを有することを特徴とする第2の不純物添加の工程とを有することを特徴とする。

【0035】また、他の発明の構成は、基板上に第1の半導体層と第2の半導体層を形成する工程と、前記第1の半導体層と第2の半導体層に接してゲート絶縁膜を形成する工程と、前記ゲート絶縁膜に接して第1の導電膜を形成する工程と、前記第1の導電膜に接して第2の導電膜を形成する工程と、前記第2の尊電膜からゲート電極の第2層目を形成する工程と、一導電型の不純物元素を少なくとも前記第1の半導体層に選択的に添加する第1の不純物元素を前記第2の半導体層に選択的に添加する第3の不純物添加の工程と、前記第1の尊電膜からゲート電極の第1層目を形成する工程と、一導電型の不純物元素を少なくとも前記第1の半導体層に選択的に添加する第2の不純物添加の工程と、前記ゲート電極の第1層目の一部を除去する工程とを有することを特徴とする。

【0036】また、他の発明の構成は、基板上に第1の半導体層と第2の半導体層を形成する工程と、前記第1の半導体層と第2の半導体層に接してゲート絶縁膜を形成する工程と、前記ゲート絶縁膜に接して第1の導電膜を形成する工程と、前記第1の導電膜に接して第2の導電膜を形成する工程と、前記第2の導電膜からゲート電極の第2層目を形成する工程と、一導電型の不純物元素を少なくとも前記第1の半導体層に選択的に添加する第1の不純物元素を前記第2の半導体層に選択的に添加する第3の不純物添加の工程と、前記第1の導電膜からゲート電極の第1層目を形成する工程と、一導電型の不純物元素を少なくとも前記第1の半導体層に選択的に添加する第2の不純物添加の工程と、前記ゲート電極の第1層目の一部を除去する工程とを有することを特徴とする。

【0037】上記発明の構成において、前記ゲート電極の第1層目はシリコン(Si)、ゲルマニウム(Ge)から選ばれた一種または複数種の元素、あるいは前記元素を主成分とする化合物から形成されるものであり、前記ゲート電極の第2層目はチタン(Ti)、タンタル

(Ta)、タングステン(W)、モリブデン(Mo)から選ばれた一種または複数種の元素、あるいは前記元素を主成分とする化合物から形成されることを特徴とする。

【発明の実施の形態】 [実施形態1] 本発明の実施の形態を図1と図2により説明する。ここでは、基板上にnチャネル型TFTとDチャネル型TFTを同時に作製し、CMOS回路の基本構成であるインバータ回路を形成する実施形態について示す。

【0038】絶縁表面を有する基板101は、ガラス基板、プラスチック基板、セラミックス基板などを用いることができる。また、酸化シリコン膜などの絶縁膜を表面に形成したシリコン基板やステンレス基板を用いても良い。また、石英基板を使用することも可能である。

【0039】そして、基板101のTFTが形成される表面には、窒化シリコン膜からなる下地膜103が形成されている。これらの下地膜はプラズマCVD法やスパッタ法で形成すれば良く、基板101から不純物が半導体層へ拡散することを防ぐために設けるものである。例えば、窒化シリコン膜からなる下地膜102を20~100nm、代表的には50nmの厚さに形成し、さらに酸化シリコン膜ならなる下地膜103を50~500nm、代表的には150~200nmの厚さに形成すれば良い。

【0040】勿論、下地膜を窒化シリコン膜からなる下地膜102または、酸化シリコン膜ならなる下地膜103のみて形成することも可能であるが、TFTの信頼性のを考慮すると2層構造とすることが望ましい。

【0041】前記下地膜103に接して形成される半導体層は、プラズマCVD法、減圧CVD法、スパッタ法などの成膜法で形成される非晶質半導体を、レーザー結晶化法や熱処理による固相成長法で結晶化された、結晶質半導体を用いることが望ましい。また、前記成膜法で形成される微結晶半導体を適用することも可能である。ここで適用できる半導体材料は、シリコン(Si)、ゲルマニウム(Ge)、またシリコンゲルマニウム合金、炭化シリコンがあり、その他にガリウム砒素などの化合物半導体材料を用いることもできる。

【0042】または、基板101上に形成する半導体層は、単結晶シリコン層を形成したSOI Silicon On

Insulators) 基板としても良い。SOI基板にはその構造や作製方法によっていくつかの種類が知られているが、代表的には、SIMOX Separation by Implanted Oxygen)、ELTRAN Epitaxial Layer Transfer:キャノン社の登録商標)基板、Smart-Cut (SOIT EC社の登録商標)などを使用することができる。勿論、その他のSOI基板を使用することも可能である。

【0.0.4.3】 半導体層は $1.0\sim1.0.0$ nm、代表的には5.0 nmの厚さで形成されるものである。また、ブラズマC VD 法で作製される非晶質半導体膜には $1.0\sim4.0$

atom %の農度で水素が含まれているが、好ましくは40 ()~500℃の熱処理で水素を膜中から脱離させ、含有 水素量を5atom %以下としておくことが望ましい。ま た、非品質シリコン膜をスパッタ法や蒸着法などの他の 作製方法で形成しても良いが、膜中に含まれる酸素、窒 素などの不純物元素を十分低減させておくことが望まし い。。

【0044】ここで、下地膜と非晶質半導体膜とはいずれもプラズマCVD法で作製されるものであり、このとき下地膜と非晶質半導体膜を真空中で連続して形成しても良い。下地膜を形成後、その表面が大気雰囲気にさらされないことにより、表面の汚染を防ぐことが可能となり、作製されるTFTの特性バラツキを低減させることができた。

【0045】非晶質半導体膜を結晶化する工程は、公知のレーザー結晶化技術または熱結晶化の技術を用いれば良い。特に、触媒元素を用いた熱結晶化の技術により結晶質半導体膜を形成すると優れたTFT特性を得ることができる。

【0046】こうして形成された結晶質半導体膜をパターニングして、島状の半導体層104、105を形成した。

【0047】次に、島状の半導体層104、105を覆って、酸化シリコンまたは窒化シリコンを主成分とするゲート絶縁膜106を形成する。ゲート絶縁膜106は、プラズマCVD法やスパッタ法で形成されるものであり、その厚さを10~200nm、好ましくは50~150nmとして形成すれば良い。

【0.0.4.8】そして、ゲート絶縁膜1.0.6.0表面にゲート電極の第1層目となる第1.0尊電膜1.0.7と、ゲート電極の第2層目となる第2.0尊電膜1.0.8とを形成した。第1.0尊電膜1.0.7は5.1またはG.e.を主成分とした半導体膜であり、この半導体膜には1.02の事電型を付与する不純物元素が添加されていても良い。そして、第1.09電膜1.0.70厚さは $5\sim5.0$ 0m、好ましくは $1.0\sim3.0$ nmで形成すれば良い。

【0049】ゲート絶縁膜106とゲート電極の第1層目となる第1の導電膜107の厚さの管理は重要であった。これは、後に実施される第1の不純物添加の工程において、n型を付与する不純物をゲート絶縁膜106とゲート電極の第1層目となる第1の導電膜107を通過させて、半導体層104、105に添加するためであった。実際には、ゲート絶縁膜106とゲート電極の第1層目となる第1の導電膜107の厚さと、添加する前記不純物の農度を考慮して、第1の不純物添加の工程条件を決定されるものであった。前記膜厚範囲であれば前記不純物元素を半導体層に添加することは可能であった。しかし、ゲート絶縁膜106やゲート電極の第1層目となる第1の導電膜107の厚さが予定された本来の値よりも10%以上変動すると、添加される不純物濃度が減

少してしまうためであった。

【0.050】ゲート電極の第2層目となる第2の尊電膜1.08は、チタン(Ti)、タンタル(Ta)、タングステン(W)、モリブデン(Mo)から選ばれた元素、あるいはこれらの元素を主成分とする化合物で形成すれば良い。これはゲート電極の電気抵抗を下げるために考慮されるものであり、例えば、Mo-W化合物を用いても良い。第2の尊電膜1.08の厚さは、 $2.00\sim10.0$ 0 nm、代表的には4.00 nmに形成すれば良い。(図1.(A))

【0051】次に公知のパターニング技術を使ってレジストマスクを形成し、第2の導電膜108の一部を除去する工程を行った。そして、図1(B)に示すようにゲート電極の第2層目109、110を第1の導電膜107上に形成した。ゲート電極の第2層目のチャネル長方向の長さは、要求されるTFTの特性に応じて適宣決められるものであるが、ここでは3μmとした。

【0052】そして、n型を付与する第1の不純物元素 を添加する工程を行った。結晶質半導体材料に対してn 型を付与する不純物元素としては、リン(P)、砒素 (As)、アンチモン(Sb)などが知られているか、 ここでは、リンを用い、フォスフィン(PH3)を用い たイオンドーブ法で行った。この工程では、ゲート絶縁 膜106と第1の尊電膜107を通してその下の半導体 層にリンを添加するために、加速電圧は80keVと高 めに設定した。半導体層に添加されるリンの濃度は、1 imes 1 () $16\sim5$ ~1 () 19 a toms/cm 3 (代表的には1 imes 1 0 $17\sim5\sim1~()^{18}$ atoms/cm 3)の範囲にするのが好まし く、ここでは1~1()18atoms/cm3とした。そして、半 導体層にリンが添加された領域111、112、11 3、114が形成された。ここで形成されたリンが添加 された領域の一部は、LDD領域として機能する第2の 不純物領域とされるものである。(図 1 (B))

【0053】次にnチャネル型TFTが形成される領域 にレジストマスク118を形成した。そして、エッチン グにより第1の導電膜107が露出している領域を除去 した。その結果、第1の尊電膜121、122がnチャ ネル型TFTが形成される領域に島状に残った。

【0.0.5.4】そして、pチャネル型TFTが形成される 領域のみに、p型を付与する第3の不純物元素を添加するの工程を行った。p型を付与する不純物元素として は、ホロン (B)、アルミニウム (A1)、ガリウム (Ga)、が知られているが、ここではボロンをその不 純物元素として、ジボラン (B_2H_6) を用いてイオンドープ法で添加した。ここでも加速電圧を8.0 k e V として、 $2\cdot10^20$ atoms/cm³の 農度にボロンを添加した。そして、図1 (C) に示すようにボロンが高濃度に添加された第3の不純物領域119、120が形成された。 ([41.(C))

【0055】そして、レジストマスク118を完全に除

去した後、レジストマスク123、124を形成した。 レジストマスク123はnチャネル型TFTにおいて、 ソース領域および「ルン領域となる第1の不純物領域を 形成するためのマスクとして利用するものである。即 も、レジストマスク123の形状により、半導体層10 4がある領域において第1の不純物領域が形成される領域の面積を自由に設定することができる。

【0.056】ここでは、図1.(C) に示すように、レジストマスク1.23 を形成し、n 型を付与する第2の不純物元素を添加する工程を行った。そして、ソース領域となる第1の不純物領域1.25 とドレイン領域となる第1の不純物領域1.26 がそれぞれ形成された。ここでは、フォスフィン(PH_3)を用いたイオンドーブ法で行った。この工程でも、ゲート絶縁膜1.06 を通してその下の半導体層にリンを添加するために、加速電圧は8.0 k e V と高めに設定した。この領域のリンの農度はn 型を付与する第1の不純物元素を添加する工程と比較して高濃度であり、 $1.(10.20 \sim 1.1.0.20 \text{atoms/cm}^3)$ とするのが好ましく、ここでは $1.(10.20 \text{atoms/cm}^3)$ とするのが好ましく、ここでは $1.(10.20 \text{atoms/cm}^3)$ とした。

【0057】この工程に先立って、レジストマスク123を用い、エッチングにより第1の導電膜121、122が露出している領域を除去しておいた。こうすることにより、n型を付与する第2の不純物元素を添加する工程を効果的に実施することができた。(図1(D))

【0058】さらに、レジストマスク123、124を除去して新たにレジストマスク130、131を形成した。この工程において、nチャネル型TFTに形成されるレジストマスク130のチャネル長方向の長さはTFTの構造を決める上で重要であった。レジストマスク130は第1の導電膜127の一部を除去する目的で設けられるものであり、このレジストマスクの長さにより、第2の不純物領域がゲート電極と重なる領域と、重ならない領域をある範囲で自由に決めることができた。(図1(E))

【0 0 5 9】そして図1(F)に示すようにゲート電極 の第1層目 1 3 2 が形成された。

【0060】そして、ゲート絶縁膜106、ゲート電極の第1層目132、ゲート電極の第2層目109、110の表面に窒化シリコン膜133を形成した。さらにその上に第1の層間絶縁膜134を形成した。窒化シリコン膜133は50nmの厚さて形成され、第1の層間絶縁膜134は酸化シリコン膜で950nmの厚さに形成した。

【0061】ここで形成された窒化シリコン膜133は次の勢処理の工程を行うために必要なものであった。これはゲート電極の第2層目109,110の表面が酸化することを防ぐ目的において効果的であった。

【0062】熱処理の工程は、それぞれの農度で添加されたn型またはp型を付与する不純物元素を活性化する

ために行う必要があった。この工程は、電気加熱炉を用いた熱アニール法や、前述のエキシマレーザーを用いたレーザーアニール法や、ハロゲンランプを用いたラピットサーマルアニール法(RTA法)で行えば良い。しかし、レーザーアニール法は低い基板加熱温度で活性をすることができるが、ゲート電極の下にかくれる領域まで活性化させることは困難であった。従って、ここでは熱アニール法で活性化の工程を行った。加熱処理は、窒素雰囲気中において300~700℃、好ましくは350~550℃、ここでは450℃、2時間の処理を行った。

【0063】第1の層間絶縁膜134と窒化シリコン膜133はその後、パターニングでそれぞれのTFTのソース値域と、ドレイン領域に達するコンタクトホールが形成された。そして、ソース電極135、136とドレイン電極137を形成した。図示していないが、本実施例ではこの電極を、Ti膜を100nm、Tiを含むA 1膜300nm、Ti膜150nmをスパッタ法で連続して形成した3層構造の電極として用いた。

【0064】以上の工程で、CMOS同路のnチャネル型TFTにはチャネル形成領域138、第1の不純物領域140、141、第2の不純物領域139が形成された。ここで、第2の不純物領域は、ゲート電極と重なる領域(GOLD領域)139aと、ゲート電極と重ならない領域(LDD領域)139bがそれぞれ形成された。そして、第1の不純物領域140はソース領域として、第1の不純物領域141はドレイン領域となった。【0065】一方、pチャネル型TFTは、チャネル形成領域142、第3の不純物領域143、144が形成された。そして、第3の不純物領域143、144が形成された。そして、第3の不純物領域143はソース領域として、第3の不純物領域143はソース領域として、第3の不純物領域144はドレイン領域となった。(図2(A))

【0066】図2(A)はインバータ回路の断面構造図であり、図2(B)で示すインバータ回路の上面図のA-A、断面構造を示している。尚、図2(C)に示すインバータ回路図における各端子部a、b、cは、インバータ回路の上面図に示す各端子と対応している。

【0067】図1と図2では、nチャネル型TFTとpチャネル型TFTとを相補的に組み合わせて成るCMOS回路を例にして示したが、nチャネル型TFTを用いたNMOS回路や、液晶表示装置の画素部に本願発明を適用することもできる。

【0068】 [実施形態2] 本発明によれば、図3に示すように、LDD領域となる第2の不純物領域を、ゲート電極の第1層目302と重なる第2の不純物領域305a、306aとゲート電極と重ならない第2の不純物領域305b、306bとに分けることができる。すなわち、ゲート電極とオーバーラップするLDD領域と、オーバーラップしないLDD領域が形成される。この領域の作り分けは、フォトレジストによるマスクで容易に

実施可能であり、第1の不純物添加の工程と、第1の不 純物領域を形成する第2の不純物添加の工程により行わ れた。

【0069】すなわち、図3(A)に示すLDD領域のそれぞれの長さX1、X2、およびY1、Y2の長さをある範囲で任意に設定することができる。ここで、nチャネル型TFTの信頼性を含めた特性を考慮すると、第1の不純物領域(ドレイン領域)308側に設けられる第2の不純物領域306a、306bは必須のものであったが、ゲート電極を挟んてその反対側に設けられる第2の不純物領域305a、305bは、nチャネル型TFTの動作環境を考慮して適宜設ければ良いものであった。

【0070】これは、同一基板上に駆動電圧の異なる回路を作製するときにきわめて便利な方法であった。図3には、液晶表示装置のロジック回路部、バッファ回路部、アナログスイッチ部、および画素部に使用するTFTの設計値の一例を示す。このとき、それぞれのTFTの駆動電圧を考慮して、チャネル長はもとより、ゲート電極と重なる第2の不純物領域305a、306aとゲート電極と重ならない第2の不純物領域305b、306bの長さを設定することが可能となる。

【0071】例えば、液晶表示装置のドライバ回路のロジック回路部TFTや、バッファ回路部のTFTは基本的にオン特性が重視されるので、いわゆるGOLD構造でも良く、ゲート電極と重ならない第2の不純物領域306bは必ずしも設ける必要はない。しかしあえて設ける場合は駆動電圧を考慮してX1の値を $01\sim4\mu$ m、代表的には $0.5\sim3\mu$ mの範囲で設定すれば良い。いずれにしても、耐圧を考慮してゲート電極と重ならない第2の不純物領域306bの値は、駆動電圧が高くなるにしたがって大きくすることが望ましい。また、このとき第1の不純物領域(ソース領域)307側には第2の不純物領域305a、305bをあえて設ける必要はなかった。

【0072】また、サンプリング回路や、画素部に設けるTFTはオフ電流が増加しては困るので、例えば、チャネル長 3μ mとしてゲート電極と重なる第2の不純物値域305a、 $306aを1.5\mu$ mとし、ゲート電極と重ならない第2の不純物値域305b、 $306bを1.5\mu$ mとすれば良かった。勿論、本発明はここで示す設計値に限定されるものでなく、適宜決定すれば良いものである。

【0073】以上のように、本発明において、ゲート電極の第1層目と、ゲート電極の第2層目とのチャネル長方向の長さは、作製するTFTの構造と深い関係があった。ゲート電極の第2層目のチャネル長方向の長さは、チャネル長上にほぼ相当するものであった。このとき上は $0.1\sim10\mu{\rm m}$ 、代表的には $0.2\sim5\mu{\rm m}$ の値とすれば良かった。

【0.0.7.4】そして、第2.0不純物領域3.0.5、3.0.6がゲート電極と重なる長さY.1、Y.2は、ゲート電極の第1層目3.0.2の長さと密接な関係にある。Y.1、Y.2の長さは、0.1~4 μ m、代表的には0.5~3 μ m で形成することが望ましい。また、第2.0不純物領域3.0.5、3.0.6がゲート電極と重ならない長さX.1、X.2は、前述のように必ずしも設ける必要がない場合もあるが、通常は0.1~3 μ m、代表的には0.3~2 μ m とするのが良い。いずれにしても、TFTの動作状態を考慮して適宜決めると良い。

【0075】 n チャネル型TFTにおいてLDD領域は、第2の不純物領域306a、306bだけでも良い。また画素部のn チャネル型TFTのように、両極の電圧が印加されるような場合には、チャネル形成領域304を中心としてソース領域側307とドレイン領域側308の両方に設けることが望ましい。

【0076】一方、pチャネル型TFTに対しては、チャネル形成領域304と、ソース領域307、ドレイン領域308だけを形成すれば良い。勿論、本発明のnチャネル型TFTと同様の構造としても良いが、pチャネル型TFTはもともと信頼性が高いため、オン電流を稼いでnチャネル型TFTとの特性ハランスをとった方が好ましい。本願発明を図1に示すようにCMOS回路に適用する場合には、特にこの特性のバランスをとることが重要である。但し、本発明の構造をpチャネル型TFTに適用しても何ら問題はない。

【0077】 [実施例1] 本実施例では、本願発明の構成を図4~図6を用い、画素部とその周辺に設けられる駆動回路の基本形態であるCMOS回路を同時に作製する方法について説明する。

【0078】図4において、基板401には、例えばコーニング社の1737ガラス基板に代表される無アルカリガラス基板を用いた。そして、基板401のTFTが形成される表面に、下地膜402をプラズマCVD法やスパッタ法で形成した。下地膜402は図示していないが、窒化シリコン膜を25~100nm、ここでは50nmの厚さに、酸化シリコン膜を50~300nm、ここでは150nmの厚さに形成した。また、下地膜402は、窒化シリコン膜や窒化酸化シリコン膜のみを用いても良い。

【0.079】ド地膜 4.02は上記材料の 1 層で形成しても良い。 2 層以上の積層構造としても良い。 いずれにしてもその厚さが $1.00 \sim 3.0$ 0 m和程度になるように形成する。例えば、プラズマC V D 法でS i H $_4$ 、N $_3$ 、N $_2$ O から作製される第 1 の酸化窒化シリコン膜を $1.0 \sim 1.00$ mmの厚さに形成し、 S i H $_4$ 、N $_2$ O から作製される第 2 の酸化窒化シリコン膜を $1.00 \sim 2.00$ n mの厚さに積層形成した 2 層構造として下地膜 4.02 を形成しても良い。

【0080】次に、この下地膜402の上に50nmの

厚さの、非品質シリコン膜をプラズマCVD法で形成した。非品質シリコン膜は含有水素量にもよるが、好ましくは 100~550℃で数時間加熱して脱水素処理を行い、含有水素量を5acomで以下として、結晶化の工程を行うことが望ましい。また、非品質シリコン膜をスパッタ法や蒸着法などの他の作製方法で形成しても良いが、膜中に含まれる酸素、窒素などの不純物元素を十分低減させておくことが望ましい。

【0081】ここで、下地膜と非晶質シリコン膜とはいずれもプラズマCVD法で作製されるものであり、このとき下地膜と非晶質シリコン膜を真空中で連続して形成しても良い。下地膜を形成後、一旦大気雰囲気にさらされない工程にすることにより、表面の汚染を防ぐことが可能となり、作製されるTFTの特性バラツキを低減させることができた。

【0082】非品質シリコン膜を結晶化する工程は、公知のレーザー結晶化技術または熱結晶化の技術を用いれば良い。本実施例では、パリス発振型のKrFエキシマレーザー光を線状に集光して非晶質シリコン膜に照射して結晶質シリコン膜を形成した。

【0083】尚、本実施例では半尊体層を非晶質シリコン膜から結晶質シリコン膜を形成したが、微結晶シリコン膜を用いても構わないし、直接結晶質シリコン膜を成膜しても良い。

【0084】こうして形成された結晶質シリコン膜をバターニングして、島状の半導体層403、404、40 5を形成した。

【0.085】次に、島状の半導体層4.0.3、4.0.4、4.0.5を覆って、酸化シリコンまたは窒化シリコンを主成分とするゲート絶縁膜4.0.6を形成した。ゲート絶縁膜4.0.6は、プラズマCVD法で N_2 Oと $5.iH_4$ を原料とした窒化酸化シリコン膜を1.0~2.0.0nm、好ましくは5.0~1.5.0nmの厚さで形成すれば良い。ここでは1.0.0nmの厚さに形成した。

【0086】そして、ゲート絶縁膜406の表面にゲート電極の第1層目となる第1の導電膜407と、ゲート電極の第2層目となる第2の導電膜407と、ゲート電極の第2層目となる第2の導電膜408とを形成した。第1の導電膜407は51、Geから選ばれた一種の元素、またはこれらの元素を主成分とする半導体膜で形成すれば良い。また、第1の導電膜407の厚さは5~500nm、好ましくは10~30nmとする必要がある。ここでは、20nmの厚さで5i膜を形成した。

【0.0.8.7】第1.0専電膜として使用する半導体膜には n型あるいはp型の尊電型を付与する不純物元素が添加 されていても良い。この半導体膜の作製法は公知の方法 に従えば良く、例えば、滅圧CVD法で基板温度を1.5 $0\sim5.0.0$ Cとして、ジシラン($SigH_6$)を2.5.0 S CCM、ペリウム(He)を3.0.0 SCCM導入して作 製することができる。このとき同時に、 $SigH_6$ に対し TPH_3 を $0.1\sim2$ %程入させてn型の半導体膜を形 成しても良い。

【0088】ゲート電極の第2層目となる第2の導電膜は、Ti、Ta、W、Moから選ばれた元素、あるいはこれらの元素を主成分とする化合物で形成すば良い。これはゲート電極の電気抵抗を下げるために考慮されるものであり、例えば、Mo-W化合物を用いても良い。ここでは、Taを使用し、スパッタ法で、200~1000nm、代表的には400nmの厚さに形成した。(図1(A))

【0.089】 Ta膜を用いる場合には、同様にスパッタ 法で形成することが可能である。 Ta膜はスパッタガス にArを用いる。また、これらのスパッタガス中に適量のXeやKrを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。 α 相のTa膜の抵抗率は $2.0~\mu\Omega$ cm程度でありゲート電極に使用することができるが、 β 相のTa膜の抵抗率は $1.8.0~\mu\Omega$ cm程度でありゲート電極とするには不向きである。しかし、 TaN膜は α 相に近い結晶構造を持つので、この上にTa膜を形成すれば α 相のTa膜が容易に得られる。 でTaN膜を形成しておいても良い。 Ta膜は抵抗率を $1.0~5.0~\mu\Omega$ cmの範囲ですることが好ましい。

【0.0.9.0】 その他にW膜を用いることも可能であり、 その場合はWをターゲットとしたスパッタ法で、アルゴ ン(A.r) ガスと窒素 (N_2) ガスを導入して導電層

(A) をW膜で200mの厚さに形成する。また、W膜を6フッ化タングステン (WF6) を用いて熱CVD法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、W膜の抵抗率は20 $\mu\Omega$ cm以下にすることが望ましい。W膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、W膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度99.999 $^\circ$ cのWターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してW膜を形成することにより、抵抗率9~20 $\mu\Omega$ cmを実現することができる。

【0091】次に公知のパターニング技術を使ってレジストマスクを形成し、第2の導電膜408をエッチングしてゲート電極の第2層目を形成する工程を行った。第2の導電膜408はTa膜で形成されているので、ドライエッチング法により行った。ドライエッチングの条件として、Clgを80SCCM導入して100mTorr、で500Wの高周波電力を投入して行った。そして、図4(B)に示すようにゲート電極の第2層目409、410、412、413と、配線411を形成した。ゲート電極の第2層目のチャネル長方向の長さは、CMOS回路を形成するゲート電極の第2層目409、410で3 μ mとし、また、画素部はマルチゲートの構造となっていて、ゲート電極の第2層目412、413

の各々の長さを2μmとした。

【0092】エッチング後わずかに残さが確認されたが、SPX洗浄液やEKCなどの溶液で洗浄することにより除去することができた。

【0093】また、第2の導電膜408はウエットエッチング法で除去することもできた。例えば、Taの場合、フッ酸系のエッチング液で容易に除去することができた。

【0094】また、画素TFTのドレイン側に保持容量を設ける構造となっている。このとき、第2の導電膜と同じ材料で保持容量の配線電極414が形成される。

【0.095】そして、n型を付与する第1.0不純物元素を添加する工程を行った。この工程は第2.0不純物領域を形成するための工程であった。ここでは、フォスフィン (PH_3) を用いたイオンドーフ法で行った。この工程では、ケート絶縁膜4.0.6と第1.0 専電膜4.0.7 を通してその下の半導体層にリンを添加するために、加速電圧は8.0 ke Vと高めに設定した。半導体層に添加されるリンの濃度は、 $1 \times 10^{16} \sim 5 \times 1.0^{19}$ atoms/cm 3 (代表的には $1 \times 1.0^{17} \sim 5 \times 1.0^{18}$ atoms/cm 3 (代表的には $1 \times 1.0^{17} \sim 5 \times 1.0^{18}$ atoms/cm 3 とした。そして、半導体層にリンが添加された領域4.1 5、4.1.6、4.1.7、4.1.8、4.1.9、4.2.0、4.2 1、4.2.2 が形成された。(図4.(B))

【0096】このとき、第1の尊電膜407で、ゲート電極の第2層目409、410、412、413と重ならない領域にもリンが添加された。この領域のリン濃度は特に規定されるものではないが、第1の導電膜の抵抗率を下げる効果が得られた。

【0.0.9.8】そして、p チャネル型TFTが形成される領域に、p 型を付与する第3の不純物元素を添加するの工程を行った。ここではジホラン(B_2H_6)を用いてイオンドープ法で添加した。ここでも加速電圧を8.0 ke Vとして、 2×1.0^{20} atoms/cm³の濃度にボロンを添加した。そして、図4 (C) に示すようにボロンが高濃度に添加された第3の不純物領域4.3.2、4.3.3 が形成された。(図4 (C))

【0099】さらに、レジストマスク429、430、431を完全に除去して、再度レジストマスク436、437、438、439、440、441を形成した。そして、レジストマスク436、439、440、44

1を用い、第1の尊電膜をエッチングし、新たに第1の 導電膜442、143、444、445を形成した。

【0100】レジストマスク436は9μmの長さで、レジストマスク439、440は7μmの長さで形成した。その結果、n型を付与する第1の不純物添加の工程でリンが添加され、本工程でレジストマスク436、439、440て覆われた領域が、第2の不純物領域として画定した。

【0102】さらに、レジストマスク436、437、438、439、440、441を除去して新たにレジストマスク451、452、453、454、455、456を形成した。この工程において、nチャネル型TFTに形成されるレジストマスク451、454、455のチャネル長方向の長さはTFTの構造を決める上で重要であった。レジストマスク451、454、455は第1の導電膜442、443、444の一部を除去する目的で設けられるものであり、このレジストマスクの長さにより、第2の不純物領域がゲート電極と重なる領域と、重ならない領域をある範囲で自由に決めることができた。(図5(B))

【0103】そして図5(C)に示すようにゲート電極の第1層目457、458、459、460が形成された。ここで、ゲート電極の第1層目457のチャネル長方向の長さは 6μ m、ゲート電極の第1層目458、459のチャネル長方向の長さは 4μ mとした。

【() 1 () 4 】また、画素部には、保持容量部の電極 4 6 () が形成された。

【0 1 0 5】図5 (C) まての工程が終了したら、窒化シリコン膜 4 6 1、第 1 の層間絶縁膜 4 6 2 を形成する工程を行った。最初に窒化シリコン膜 4 6 1 はプラズマC VD法で形成され、S i H₄を5 S C C M、NH₃を 4 0 S C C M、N₂を 1 0 0 S C C M導入して 0. 7 T o r r、3 0 0 Wの高周波電力を投入した。そして、続いて第 1 の層間絶縁膜 4 6 2 として酸化シリコン膜をT E O S を 5 0 0 S C C M、O₂を 5 0 S C C M導入し 1 T o r r、2 0 0 Wの高周波電力を投入して 9 5 0 n m の厚さに成膜した。

【0106】そして、熱処理の工程を行った。熱処理の

工程は、それぞれの農度で添加された n 型または p 型を付与する f 純物元素を活性化するために行う必要があった。この工程は、電気加熱炉を用いた熱アニール法や、前述のエキシマレーザーを用いたレーザーアニール法や、ハロゲンランフを用いたラピットサーマルアニール法(RTA法)で行えば良い。ここでは熱アニール法で活性化の工程を行った。加熱処理は、窒素雰囲気中において300~700℃、好ましくは350~550℃、ここでは450℃、2時間の処理を行った。

【0107】第1の層間絶縁膜462と窒化シリコン膜461はその後、パターニングでそれぞれのTFTのソース領域と、ドレイン領域に達するコンタクトホールが形成された。そして、ソース電極463、464、465とドレイン電極467、468を形成した。図示していないが、本実施例ではこの電極を、Ti膜を100nm、Tiを含むA1膜300nm、Ti膜150nmをスパッタ法で連続して形成した3層構造の電極として用いた。

【0108】そして、ソース電極463、464、465とドレイン電極467、468と、第1の層間絶縁膜462を覆ってバッシペーション膜469は、窒化シリコン膜で50mmの厚さで形成した。さらに、有機樹脂からなる第2の層間絶縁膜470を約1000mの厚さに形成した。有機樹脂膜としては、ホリイミド、アクリル、ポリイミドアミド等を使用することができる。有機樹脂膜を用いることの利点は、成膜方法が簡単である点や、比誘電電が低いので、寄生容量を低減できる点、平坦性に優れる点などが上げられる。なお上述した以外の有機樹脂膜を用いることもできる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、300℃で焼成して形ませた

【0 1 0 9】以上の工程で、CMOS回路のnチャネル型TFTにはチャネル形成領域471、第1の不純物領域474、475、第2の不純物領域472、473が形成された。ここで、第2の不純物領域は、ゲート電極と重なる領域(GOLD領域)4724、473 aが1、5 μmの長さに、ゲート電極と重ならない領域(LDDの領域)472 b、473 bが1、5 μmの長さにそれぞれ形成された。そして、第1の不純物領域475はドレイン領域となった。

【0110】 pチャネル型TFTは、同様にクラッド構造のゲート電極が形成され、チャネル形成領域476、第3の不純物領域477、478が形成された。そして、第3の不純物領域477はソース領域として、第3の不純物領域478はドレイン領域となった。

【0 1 1 1】また、画泰部のロチャネル型TFTはマル チゲートであり、チャネル形成領域479、484と第 1の不純物領域482、483、487と第2の不純物 領域 180、181、485、486が形成された。ここで第2の不純物領域は、ゲート電極と重なる領域 480 a、481 a、485 a、486 aと重ならない領域 480 b、481 b、485 b、486 bとが形成された。

【0112】こうして図6に示すように、基板401上にCMOS回路と、画素部が形成されたアクティブマトリクス基板が作製された。また、画素部のnチャネル型TFTのドレイン側には、保持容量部が同時に形成された。

【0113】 [実施例2] 本実施例では、実施例1と同じ工程で図5(A)に示す状態得た後、他の方法でゲート電極の第1層目の一部を除去する例を図7を用いて説明する。

【0114】まず、図5(A)で形成したレジストマスク436、437、438、439、440、441をそのまま使用して、エッチングにより、第1のゲート専電膜442、443、444の一部を図7(A)に示すように除去した。

【0115】ここでのエッチングの工程は、ゲート電極の第1層目がシリコン膜である場合、ドライエッチング法により、SF6を40SCCM、 O_2 を10SCCM導入して、100mTorr、200Wの高周波電力を印加して行うことができた。

【0116】このドライエッチングの条件では、下地に あるゲート絶縁膜との選択比は高く、ケート絶縁膜40 6はほとんどエッチングされなかった。

【0117】ここでは、レジストマスク436は、TFTのチャネル長方向に対して 9μ m、また、レジストマスク439、440は 7μ mの長さで形成されていた。そして、ここではドライエッチングにより第1の導電膜を 1.5μ mずつ除去して、ゲート電極の第1層目457、458、459、460を形成した。

【0118】以降の工程は実施例1に従えば良く、図6に示すように窒化シリコン膜461、第1の層間絶縁膜462、ソース電極463、464、465、ドレイン電極467、468、パッシペーション膜469、第2の層間絶縁膜470を形成して、図4(C)に示すアクティブマトリクス基板が形成された。

【0119】 [実施例3] 本実施例では、実施例1と同じ工程で図5 (A) に示す状態得た後、他の方法でゲート電極の第1層目の一部を除去する例を図8を用いて説明する。

【0120】まず、図5(A)で形成したレジストマスク436、437、438、439、440、441を完全に除去して、再度フォトレジストを膜を形成し、裏面からの露光によるパターニングの工程を行った。このとき、図8(A)に示すようにケート電極がマスクとなって、自己整合的にレジストマスク801、802、803、804、805、806が形成された。裏面から

の露光は直接光と散乱光を利用して行うもので、光強度や露光時間などの露光条件の調節により、図8 (A) に示すようにレジストマスクをゲート電極上の内側に形成することができた。

【0121】但し、レジストマスク802、803はケート電極410、配線411を保護するためのものであり、必ずしも必要なものでなく実施者が適宜設ければ良いものである。

【0122】そして、ゲート電極の第1層目のマスクされていない領域をドライエッチング法により除去した。 ドライエッチングの条件は実施例1と同様に行った。エッチングが終了した後レジストマスク801、802、803、804、805を除去した。

【0123】以降の工程は実施例1に従えば良く、図6に示すように窒化シリコン膜461、第1の層間絶縁膜462、ソース電極463、464、465、ドレイン電極467、468、パッシペーション膜469、第2の層間絶縁膜470を形成して、図4(C)に示すアクティブマトリクス基板が形成された。

【0124】 [実施例4] 本実施例では、実施例1において半尊体層として用いる結晶質半導体膜を、触媒元素を用いた熱結晶化法により形成する例を示す。触媒元素を用いる場合、特開平7-130652号公報、特開平8-78329号公報で開示された技術を用いることが望ましい。

【0125】ここで、特開平7-130652号公報に開示されている技術を本願発明に適用する場合の例を図12に示す。まず基板1201に酸化シリコン膜1202を設け、その上に非晶質シリコン膜1203を形成した。さらに、重量換算で10ppmのニッケルを含む酢酸ニッケル塩溶液を塗布してニッケル含有層1204を形成した。(図12(A))

【0126】次に、500℃、1時間の脱水素工程の後、500~650℃4~12時間、例えば550℃、8時間の熱処理を行い、結晶質シリコン膜1205を形成した。こうして得られた結晶質シリコン膜1205は非常に優れた結晶質を有した。(図12(B))

【0127】また、特開平8-78329号公報で開示された技術は、触媒元素を選択的に添加することによって、非晶質半尊体膜の選択的な結晶化を可能としたものである。同技術を本願発明に適用した場合について、図13で説明する。

【0128】まず、ガラス基板1301に酸化シリコン膜1302を設け、その上に非晶質シリコン膜1303、酸化シリコン膜1304を連続的に形成した。この時、酸化シリコン膜1304の厚さは150nmとした。

【0129】次に酸化シリコン膜1304をパターニングして、選択的に開孔部1305を形成し、その後、重量換算で10ppmのニッケルを含む酢酸ニッケル塩溶

液を密布した。これにより、ニッケル含有層1306が 形成され、ニッケル含有層1306は開孔部1305の 底部のみで非晶質シリコン膜1302と接触した。(図 13(A))

13(A))
【0130】次に、500~650℃で4~24時間、
例えば570℃、14時間の熱処理を行い、結晶質シリコン膜1307を形成した。この結晶化の過程では、ニコン膜1307を形成した。この結晶化の過程では、ニッケルが接した非晶質シリコン膜の部分が最初に結晶化し、そこから横方向へと結晶化が進行する。こうして形成された結晶質シリコン膜1307は棒状または針状の結晶が集合して成り、その各々の結晶は巨視的に見ればある特定の方向性をもって成長しているため、結晶性が揃っているという利点がある。(図13(B))

【0131】尚、上記2つの技術において使用可能な触 媒元素は、ニッケル (Ni) の以外にも、ゲルマニウム (Ge)、鉄 (Fe)、パラジウム (Pd)、スズ (S n)、鉛 (Pb)、コバルト (Co)、白金 (Pt)、 銅 (Cu)、金 (Au)、といった元素を用いても良 い。

【0132】以上のような技術を用いて結晶質半導体膜 (結晶質シリコン膜や結晶質シリコンゲルマニウム膜な とを含む)を形成し、パターニングを行えば、結晶質 T 下の半導体層を形成することができる。本実施例の技 術を用いて、結晶質半導体膜から作製されたTF Tは、 優れた特性が得られるが、そのため高い信頼性を要求されてあいた。しかしながら、本願発明のTFT構造を採 用することで、本実施例の技術を最大限に生かしたTF Tを作製することが可能となった。

【0133】 [実施例5] 本実施例は、実施例1で用いられる半導体層を形成する方法として、非晶質半導体膜を初期膜として前記触媒元素を用いて結晶質半導体膜を形成した後で、その触媒元素を結晶質半導体膜から除去でる工程を行った例を示す。本実施例ではその方法として、特開平10-247735、特開平10-135469号公報に記載された技術を用いた。

【0134】同公報に記載された技術は、非晶質半導体膜の結晶化に用いた触媒元素を結晶化後にリンのゲッタリング作用を用いて除去する技術である。同技術を用いることで、結晶質半導体膜中の触媒元素の濃度を1×1017atms/cm3以下、好ましくは1×1016atms/cm3にまで低減することができる。

【0135】本実施例の構成について図14を用いて説明する。ここではコーニング社の1737基板に代表される無アルカリガラス基板を用いた。図14(A)では、実施例4で示した結晶化の技術を用いて、下地1402、結晶質シリコン膜1403が形成された状態を示している。そして、結晶質シリコン膜1403の表面にマスク用の酸化シリコン膜1404が150nmの厚さに形成され、バターニングにより開孔部が設けられ、結

晶質シリコン膜を露出させた領域を設けてある。そして、リンを添加する工程を実施して、結晶質シリコン膜にリンか添加された領域1405が設けられた。

【0.1.3.6】 この状態で、窒素雰囲気中で $5.5.0 \sim 8.0.0$ で、 $5 \sim 2.4$ 時間、例えば6.0.0で、1.2 時間の熱処理を行うと、結晶質シリコン膜にリンが添加された領域1.4.0.5 がデッタリングサイトとして働き、結晶質シリコン膜1.4.0.3 に残存していた触媒元素はリンが添加された領域1.4.0.5 に偏析させることができた。

【0137】そして、マスク用の酸化シリコン膜140 4と、リンが添加された領域1405とをエッチングして除去することにより、結晶化の工程で使用した触媒元素の農度を1×10¹⁷aims/cm³以下にまで低減された結晶質シリコン膜を得ることができた。この結晶質シリコン膜はそのまま実施例1で示した本願発明のTFTの半導体層として使用することができた。

【0138】 [実施例6] 本実施例では、実施例1で示した本願発明のTFTを作製する工程において、半導体層とゲート絶縁膜を形成する他の実施形態を示す。そして、本実施例の構成を図15で説明する。

【0139】 ここでは、少なくとも $700\sim1100$ ℃ 程度の耐熱性を有する基板が必要であり、石英基板 1501 が用いられた。そして実施例 4 及び実施例 5 で示した技術を用い、結晶質半導体が形成され、これをTFTの半導体層にするために、島状にパターニングして半導体層 1502、1503 を形成した。そして、半導体層 1502、1503 を影成した。そして、半導体層 1502、1503 を製って、ゲート絶縁膜 1504 を酸化シリコンを主成分とする膜で形成した。本実施例では、プラズで(VD法で窒化酸化シリコン膜を 70nm の厚さで形成した。(図 15(A))

【0140】そして、ハロゲン(代表的には塩素)と酸素を含む雰囲気中で無処理を行った。本実施例では、950で、30分とした。尚、処理温度は700~1100での範囲で選択すれば良く、処理時間も10分から8時間の間で選択すれば良かった。(図15(B))

【0141】その結果、本実施例の条件では、半導体層 1502、1503とゲート絶縁膜1504との界面で 熱酸化膜が形成され、ゲート絶縁膜1507が形成された。また、ハロゲン等囲気での酸化の過程で、ゲート絶縁膜1504と半導体層1502、1503に含まれる 不純物で、特に金属不純物元素はハロゲンと化合物を形成し、気相中に除去することができた。

【0142】以上の工程で作製されたゲート絶縁膜15 07は、絶縁耐圧が高く半導体層1505、1506と ケート絶縁膜1507の界面は非常に良好なものであっ た。本願発明のTFTの構成を得るためには、以降の工 程は実施例1に従えば良かった。

【0143】 [実施例7] 本実施例では、実施例4で示した方法で結晶質半導体膜を形成し、実施例1で示す工程でアクティブマトリケス基板を作製方法において、結

晶化の工程で使用した触媒元素をゲッタリングにより除 上する例を示す。まず、実施例1において、図4 (A) で示される半導体層403、104、405は、触媒元 素を用いて作製された結晶質シリコン膜であった。この 素を用いて作製された結晶質シリコン膜であった。この とき、結晶化の工程で用いられた触媒元素が半導体層中 に残存するので、ケッタリングの工程を実施することが 望ましかった。

【0144】ここでは、図4(C)に示す工程までその まま実施した。そして、レジストマスク429、43 0、431を除去した。

【0145】そして、図16に示すように、新たなレジストマスク1601、1602、1603、1604、1605、1606を形成した。そして、n型を付与する第2の不純物添加の工程を行った。そして、半導体層にリンが添加された領域1611、1612、1613、1614、1615、1616、1617が形成された。

【0146】ここで、リンが添加された領域1613、1614にはすでにp型を付与する不純物元素であるボロンが添加されているが、このときリン濃度は $1\times 1020\sim 1$, 10^{21} atoms/cm 3 であり、ボロンに対して 1×2 程度の農度で添加されるので、pチャネル型TFTの特性には何ら影響を及ぼさなかった。

【() 148】図16 (B) の工程が終了したら、以降の工程は実施例1の工程に従い、図6状態を形成することにより、アクティブマトリクス基板を作製することができた。

きた。 【0 1 4 9】 [実施例 8] 本実施例では、実施例 1 で作 製されたアクティブマトリクス基板から、アクティブマ トリクス型液晶表示装置を作製する工程を説明する。

【0150】図6の状態のアクティブマトリクス基板に対して、図11(A)に示すように遮光膜1101、第3の層間絶縁膜1102を形成した。遮光膜1101は質料を含む有機樹脂膜や、Ti、Crなどの金属膜を用いると良い。また、第3の層間絶縁膜1102は、ポリイミドなどの有機樹脂膜で形成した。そして、第3の層間絶縁膜1102と第2の層間絶縁膜470、パッシベーション膜469にドレイン電極468に達するコンタクトホールを形成し、画素電極1103を形成した。画基電極1103は、透過型液晶表示装置とする場合には透明導電膜を用い、反射型の液晶表示装置とする場合に

は金属膜を用いれば良い。ここでは透過型の液晶表示装置とするために、酸化インジウム・スズ(1 T () 膜を1 0 0 n mの厚さにスパッタ法で形成し、画素電極1 1 0 3 を形成した

()3を形成した。
【()151】透明尊電膜の材料のエッチング処理は塩酸系の溶液により行う。しかし、1 T()のエッチングは残棄が発生しやすいので、エッチング加上性を改善するために酸化インジウム酸化亜鉛合金(1 n 2〇3 — Z n ())を用いても良い。酸化インジウム酸化亜鉛合金は表面平滑性に優れ、1 T()と比較して無安定性にも優れているという特徴をもつ。同様に、酸化亜鉛(Z n O)も適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウム(G a)を添加した酸化亜鉛(Z n O): C a)などを用いることができる。

【0152】次に、図11 (B) に示すように、配向膜1104を第3の層間絶縁膜1102と画素電極1103形成する。通常液晶表示素子の配向膜にはポリイミド樹脂が多く用いられている。対向側の基板1105には、透明導電膜1106と、配向膜1107とを形成した。配向膜は形成された後、ラビング処理を施して液晶分子がある一定のフレチルト角を持って平行配向するようにした。

【0153】上記の工程を経て、画素部と、CMOS回 路が形成されたアクティブマトリクス基板と対向基板と を、公知のセル組み工程によってシール材やスペーサ (共に図示せず) などを介して貼りあわせる。その後、 両基板の間に液晶材料1108を注入し、封止剤(図示 せず) によって完全に封止した。よって図11 (B) に 示すアクティブマトリクス型液晶表示装置が完成した。 【0 1 5 4】次に本実施例のアクティブマトリクス型液 晶表示装置の構成を、図9と図10を用いて説明する。 図9は本実施例のアクティブマトリクス基板の斜視図で ある。アクティブマトリクス基板は、ガラス基板401 上に形成された、画素部901と、走査(ゲート)線駆 動回路902と、信号(ソース)線駆動回路903で構成 される。画素部の画素TFT900はnチャネル型TF Tであり、周辺に設けられる駆動回路はCMOS回路を 基本として構成されている。走査(ケート)線駆動回路 902と、信号 (ソース) 線駆動回路903はそれぞれ ゲート配線1002とソース配線1003で画素部90 1に接続されている。

【0155】図10(A)は画素部901の上面図であれ、ほぼ1画素の上面図である画素部にはロチャネル型TFTが設けられている。ゲート配線1002に連続して形成されるゲート電極1020は、図示されていないゲート絶縁膜を介してその下の半導体層1001と交流している。図示はしていないが、半導体層には、ソース領域、ドレイン領域、第10下純物領域が形成されている。また、画素TFTのドレイン側には、半導体層と、ゲート絶縁膜と、第1及びゲート電極の第2層目と

同じ材料で形成された電極とから、保持容量1007が 形成されている。そして、保持容量1007に接続した 容量配線1021が、ゲート配線1002と平行に設け られている。また、図10(A)で示すA—A に沿っ た断面構造は、図6に示す画素部の断面図に対応している。

【0156】一方、図10(B)に示すCMOS回路では、ゲート配線1010から延在するゲート電極409、410が、図示されていないゲート絶縁膜を介してその下の半導体層403、404とそれぞれ交差している。図示はしていないが、同様にnチャネル型TFTの半導体層には、ソース領域、ドレイン領域、第1の不純物領域が形成されている。また、pチャネル型TFTの半導体層にはソース領域とドレイン領域が形成されている。そして、その位置関係は、B一Bに沿った断面構造は、図6に示す画素部の断面図に対応している。

【0157】本実施例では、画素TFT900をダブルゲートの構造としているが、シングルゲートの構造でも良いし、トリプルゲートとしたマルチゲート構造にしても構わない。本実施例のアクティブマトリクス基板の構造は、本実施例の構造に限定されるものではない。本願発明の構造は、ゲート電極の構造と、ゲート絶縁膜を介して設けられた半導体層のソース領域と、ドレイン領域と、その他の不純物領域の構成に特徴があるので、それ以外の構成については実施者が適宜決定すれば良い。

【0158】 [実施例9] 図17は、実施例8で示したアクティブマトリクス型液晶表示装置の回路構成の一例を示す。本実施例のアクティブマトリクス型液晶表示装置は、ソース信号線側駆動回路1701、ゲート信号線側駆動回路(A)1707、ゲート信号線側駆動回路

(B) 1711、プリチャージ回路1712、画素部1706を有している。

【0159】ソース信号線側駆動回路1701は、シフトレシスタ回路1702、レベルシフタ回路1703、バッフェ回路1704、サンブリング回路1705を備えている。

【0160】また、ゲート信号線側駆動回路(A)17 07は、シフトレジスタ回路1708、レベルシフタ回路1709、バッファ回路1710を備えている。ゲート信号線側駆動回路(B)1711も同様な構成である。

【0.161】ここで、それぞれの回路の駆動電圧の一例を示すと、シフトレジスタ回路1.70.2、1.70.8は1.0~1.6Vであり、レベルシフタ回路1.70.3、1.70.9、パッファ回路1.70.4、1.71.0、サンプリング回路1.70.5画素部1.70.6は1.4~1.6Vであった。サンプリング回路1.70.5画素部1.70.6は印加される電圧の振幅であり、通常極性反転された電圧が交互に印加されていた。

【0 1 6 2】本発明は、nチャネル型TFTの駆動電圧

を考慮して、LDD領域となる第2の不純物領域の長さ を同一基板上で異ならしめることが容易であり、それぞれの回路を構成するTFTに対して、最適な形状を同一 工程で作り込むことができた。

【0163】図18 (A) はシフトレジスタ回路のTF Tの構成例を示している。シフトレジスタ回路のnチャネル型TFTはシングルゲートであり、ドレイン側にのみLDD値域となる第2の不純物値域が設けられている。ここで、ゲート電極とオーバーラップするLDD値域(GOLD値域)1803aとオーバーラップしないLDD値域1803hの長さは、例えば、図3 (C) に従えば良く、1803aを2.0μm、1803bを1.0μmとして形成することができる。

【0164】図18(B)はレベルシフタ回路、バッファ回路のTFTの構成例を示している。これらの回路の n チャネル型TFTはダブルゲートとしてあり、ドレイン側にLDD領域となる第2の不純物領域が設けられている。例えば、ゲート電極とオーバーラップするLDD領域(GOLD領域)1812a、1813a の長さを 2.5μ mとし、オーバーラップしないLDD領域1812b、1813b の長さはを 2.5μ mとすることができる。

【0165】図18(C)はサンプリング回路のTFTの構成例を示している。この回路のn チャネル型TFTはシングルゲートであるが、極性反転されるために、ソース側およびドレイン側の両方にLDD領域となる第2の不純物領域が設けられている。ゲート電極とオーバーラップするLDD領域(GOLD領域)1814aと1815a,及びオーバーラップしないLDD領域1814と1815 bの長さは、それぞれ等しくすることが好ましく、例えば、ゲート電極とオーバーラップするLDD領域(GOLD領域)1814aと1815aを 1.5μ m、オーバーラップしないLDD領域1814 bと1815 bの長さを 1.0μ mとすることができる。

【0.16.6】図1.8(D)は画素部の構成例を示している。この回路のn チャネル型 TF Tはマルチケートであるが、極性反転されるために、ソース側およびドレイン側の両方にLDD 節域となる第2.0 不純物節域が設けられている。例えば、ゲート電極とオーバーラップするLDD 節域(GOLD 節域) 1.8.1.6 a と 1.5 μ m、オーバーラップしないLDD 節域 1.8.1.6 b と 1.5 μ mとすることができる。

【0167】 [実施例10] 本実施例では、本願発明を用いてEL (エレクトロルミネッセンス) 表示装置を作製した例について説明する。

【0168】図32 (A) は本願発明を用いたEL表示 装置の上面図である。図32 (A) において、4010 は基板、4011は画素部、4012はソース側駆動回 路、1013はゲート側駆動回路であり、それぞれの駆動回路は配線4014~4016を経てFPC4017に至り、外部機器へと接続される。

【0169】このとき、少なくとも画素部、好ましくは 駆動回路及び画素部を囲むようにしてカバー材600 0、シーリング材(ハウジング材ともいう)7000、 密封材(第2のシーリング材)7001が設けられている。

【0170】また、図32(B)は本実施例のEL表示装置の断面構造であり、基板4010、下地膜4021の上に駆動回路用TFT(但し、ここではnチャネル型TFTとpチャネル型TFTを組み合わせたCMOS回路を図示している。)4022及び画素部用TFT4023(但し、ここではEL素子への電流を制御するTFTたけ図示している。)が形成されている。

【0171】本願発明は、駆動回路用TFT4022、 画素部用TFT1023に際して用いることができる。

【0172】本願発明を用いて駆動回路用TFT4022、画素部用TFT4023が完成したら、樹脂材料でなる層間絶縁膜(平坦化膜)4026の上に画素部用TFT4023のドレインと電気的に接続する透明導電膜でなる画素電極4027を形成する。画素電極4027が透明導電膜である場合、画素部用TFTとしては、ロチャネル型TFTを用いることが好ましい。透明導電膜としては、酸化インジウムと酸化スズとの化合物(ITのと呼ばれる)または酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、画素電極4027を形成したら、絶縁膜4028を形成し、画素電極4027とに開口部を形成する。

【0173】次に、EL層4029を形成する。EL層4029は公知のEL材料(正孔准入層、正孔輸送層、発光層、電子輸送層または電子注入層)を自由に組み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、EL材料には低分子系材料と高分子系(ポリマー系)材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。

【0174】本実施例では、シャドーマスクを用いて蒸音法によりEL層を形成する。シャドーマスクを用いて画素毎に波長の異なる発光が可能な発光層(赤色発光層、緑色発光層及び青色発光層)を形成することで、カラー表示が可能となる。その他にも、色変換層(CCM)とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光のEL表示装置とすることもできる。

【0 1 7 5】 E L 層 4 0 2 9 を形成したら、その上に陰 極 4 0 3 0 を形成する。陰極 4 0 3 0 とE L 層 4 0 2 9 の界面に存在する水分や酸素は極力排除しておくことが 望ましい。従って、真空中でEL層4029と陰極40 30を連続成膜するか、EL層4029を不活性雰囲気 で形成し、大気解放しないで陰極4030を形成すると いった工夫が必要である。本実施例ではマルチチャンバ 一方式(クラスターツール方式)の成膜装置を用いるこ とて上述のような成膜を可能とする。

【0176】なお、本実施例では陰極4030として、LiF (フッ化リチウム) 膜とA1 (アルミニウム) 膜の積層構造を用いる。具体的にはEL層4029上に蒸着法で1nm厚のLiF (フッ化リチウム) 膜を形成し、その上に300nm厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるMgAg電極を用いても良い。そして陰極4030は4031で示される領域において配線4016に接続される。配線4016は陰極4030に所定の電圧を与えるための電源供給線であり、導電性ペースト材料4032を介してFPC4017に接続される。

【0177】4031に示された領域において陰極4030と配線4016とを電気的に接続するために、層間絶縁膜4026及び絶縁膜4028にコンタクトホールを形成する必要がある。これらは層間絶縁膜4026のエッチング時(画素電極用コンタクトホールの形成時)や絶縁膜4028のエッチング時(EL層形成前の開口部の形成時)に形成しておけば良い。また、絶縁膜4028をエッチングする際に、層間絶縁膜4026まで一括でエッチングしても良い。この場合、層間絶縁膜4026と絶縁膜4028が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。

【0.17.8】このようにして形成されたE1素子の表面を覆って、パッシベーション膜6.0.0.3、充填材6.0.04、カバー材6.0.0.0が形成される。

【0179】さらに、EL素子部を囲むようにして、カバー材7000と基板4010の内側にシーリング材が設けられ、さらにシーリング材7000の外側には密封材(第2のシーリング材) 7001が形成される。

【0180】このとき、この充填材6004は、カバー材6000を接着するための接着剤としても機能する。 充填材6004としては、PVC(ポリビニルクロライド)、エボキシ樹脂、シリコーン樹脂、PVB(ポリビニルフチラル)またはEVA(エチレンビニルアセテート)を用いることができる。この充填材6004の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。

【0181】また、充填材6004の中にスペーサーを含有させてもよい。このとき、スペーサーをBaOなどからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。

【0.1.8.2】スペーサーを設けた場合、パッシペーション膜6.0.0.3はスペーサー圧を緩和することができる。

また、パッシベーション膜とは別に、スペーサー圧を緩 和する樹脂膜などを設けてもよい。

【0183】また、カバー材6000としては、ガラス板、アルミニウム板、ステンレス板、FRP (Fiberglass-Reinforced Plastics)板、PVF (ポリビニルフルオライド) フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材6004としてPVBやEVAを用いる場合、数十μmのアルミニウムホイルをPVFフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。

【0 1 8 4】但し、E L 素子からの発光方向(光の放射 方向)によっては、カハー材 6 0 0 0 が透光性を有する 必要がある。

【0185】また、配線4016はシーリング材700 0および密封材7001と基板4010との隙間を通っ てFPC4017に電気的に接続される。なお、ここで は配線4016について説明したが、他の配線401 4、4015も同様にしてシーリング材7000および 密封材7001の下を通ってFPC4017に電気的に 接続される。

【0.186】さらに異なる形態のEL表示装置を作製した例について、図33(A)、(B) を用いて説明する。図32(A)、(B) と同じ番号のものは同じ部分を指しているので説明は省略する。

【0.1.8.7】図3.3(A)は本実施例のEL表示装置の 上面図であり、図3.3(A)をAA'で切断した断面図 を図3.3(B)に示す。

【0 1 8 8】図32で示したものと同様にして、E L 素子の表面を覆ってパッシペーション膜6003までを形成する。

【0189】さらに、EL素子を覆うようにして充填材 6004を設ける。この充填材6004は、カバー材6 000を接着するための接着剤としても機能する。充填 材6004としては、PVC(ポリビニルクロライ ド)、エポキシ樹脂、シリコーン樹脂、PVB(ポリビ

ニルプチラル)またはEVA(エチレンビニルアセテート)を用いることができる。この充填材6004の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。

【0190】また、充填材6004の中にスペーサーを含有させてもよい。このとき、スペーサーをBaOなどからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。

【0191】スペーサーを設けた場合、パッシベーション膜6003はスペーサー圧を緩和することができる。 また、パッシベーション膜とは別に、スペーサー圧を緩和する樹脂膜などを設けてもよい。

【0192】また、カバー材6000としては、ガラス板、アルミニウム板、ステンレス板、FRP(Fibe

rglass-Reinforced Plastics) 板、PVF(ポリビニルフルオライド)フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材6001としてPVBやEVAを用いる場合、数十ヵmのアルミニウムホイルをPVFフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。

【0 1 9 3】但し、E 1 素子からの発光方向(光の放射 方向)によっては、カバー材 6 0 0 0 が透光性を有する 必要がある。

【0194】次に、充填材6004を用いてカバー材6000を接着した後、充填材6004の側面(露呈面)を覆うようにフレーム材6001を取り付ける。フレーム材6001はシーリング材(接着剤として機能する)6002によって接着される。このとき、シーリング材6002としては、光硬化性樹脂を用いるのが好ましいが、EL層の耐熱性が許せば熱硬化性樹脂を用いても良い。なお、シーリング材6002はできるだけ水分や酸素を透過しない材料であることが望ましい。また、シーリング材6002の内部に乾燥剤を添加してあっても良い。

【0195】また、配線4016はシーリング材600 2と基板4010との隙間を通ってFPC4017に電 気的に接続される。なお、ここでは配線4016につい て説明したが、他の配線4014、4015も同様にしてシーリング材6002の下を通ってFPC4017に 電気的に接続される。

【0 1 9 6】 E 1 表示装置の画素部の詳細な断面構造を図3 4 に、上面構造を図3 5 (A) に、回路図を図3 5 (B) に示す。図3 4、図3 5 (A) 及び図3 5 (B) では共通の符号を用いるので互いに参照すれば良い。

【0197】図34において、基板3001上に設けられたスイッチング用TFT3002は本発明のnチャネル型TFTを用いて形成される(実施例1~7参照)。本実施例ではダブルゲート構造としているが、構造及び作製プロセスに大きな違いはないので説明は省略する。但し、ダブルゲート構造とすることで実質的に二つのTFTが直列された構造となり、オフ電流値を低減することができるという利点がある。なお、本実施例ではダブルゲート構造としているが、シングルゲート構造でも構わない。トリプルゲート構造やそれ以上のゲート本数を持つマルチゲート構造でも構わない。また、本願発明のpチャネル型TFTを用いて形成しても構わない。

【0198】また、電流制御用TFT3003は本発明のnチャネル型TFTを用いて形成される。このとき、スイッチング用TFT3002のドレイン配線3035は配線3036によって電流制御用TFTのゲート電極3037に電気的に接続されている。また、3038で示される配線は、スイッチング用TFT3002のゲート電極3039a、3039bを電気的に接続するゲート

配線である。

【0199】このとき、電流制御用TFT3003が本発明の構造であることは非常に重要な意味を持つ。電流制御用TFTはEL素子を流れる電流量を制御するための素子であるため、多くの電流が流れ、熱による劣化やホットキャリアによる劣化の危険性が高い素子でもある。そのため、電流制御用TFTのドレイン側に、ゲート絶縁膜を介してゲート電極に重なるようにGOLD領域(第2の不純物領域)を設ける本発明の構造は極めて有効である。

【0200】また、本実施例では電流制御用TFT3003をシングルゲート構造で図示しているが、複数のTFTを直列につなげたマルチゲート構造としても良い。さらに、複数のTFTを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。

【0201】また、図35 (A) に示すように、電流制御用TFT3003のゲート電極3037となる配線は3004で示される領域で、電流制御用TFT3003のドレイン配線3040と絶縁膜を介して重なる。このとき、3004で示される領域ではコンデンサが形成される。このコンデンサ3004は電流制御用TFT3003のゲートにかかる電圧を保持するためのコンデンサとして機能する。なお、ドレイン配線3040は電流供給線(電源線)3006に接続され、常に一定の電圧が加えられている。

【0202】スイッチング用TFT3002及び電流制御用TFT3003の上には第1パッシベーション膜3041が設けられ、その上に樹脂絶縁膜でなる平坦化膜3042を用いてTFTによる段差を平坦化することは非常に重要である。後に形成されるEL層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、EL層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。

【0203】また、3043は反射性の高い導電膜でなる画素電極(E1素子の陰極)であり、電流制御用TFT3003のドレインに電気的に接続される。この場合においては、電流制御用TFTとしてnチャネル型TFTを用いることが好ましい。画素電極3043としてはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。

【0204】また、絶縁膜(好ましくは樹脂)で形成されたパンク3044a、3044bにより形成された溝(画素に相当する)の中に発光層3045が形成される。なお、ここでは一画素しか図示していないが、R($\hat{\pi}$)、G(縁)、B(青)の各色に対応した発光層を作り分けても良い。発光層とする有機EL材料としては

元共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリバラフェニレンビニレン(PPV)系、ポリビニルカルバブール(PVK)系、ポリフルオレン系などが挙げられる。

【0205】なお、PPV系有機EL材料としては様々な型のものがあるが、例えば『L. Shenk, H. Becker, O. Gelsen, E. Kluge W. Kreuder and H. Spreitzer. "Polymers forLight Emitting Diodes". Euro Display, Proceedings 1999, p. 33-37」や特開平10-92576号公報に記載されたような材料を用いれば良い。

【0206】具体的な発光層としては、赤色に発光する発光層にはシアノボリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は30~150 nm(好ましくは40~100 nm)とすれば良い。

【0207】但し、以上の例は発光層として用いることのできる有機EL材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせてEL層(発光及びそのためのキャリアの移動を行わせるための層)を形成すれば良い。

【0208】例えば、本実施例ではポリマー系材料を発 光層として用いる例を示したが、低分子系有機EL材料 を用いても良い。また、電荷輸達層や電荷注入層として 炭化珪素等の無機材料を用いることも可能である。これ らの有機EL材料や無機材料は公知の材料を用いること ができる。

【0209】本実施例では発光層3045の上にPED OT (ポリチオフェン)またはPAni (ポリアニリン)でなる正乳注入層3046を設けた積層構造のEL 層としている。そして、正孔注入層3046の上には透明導電膜でなる陽極3047が設けられる。本実施例の場合、発光層3045で生成された光は上面側に向かって、TFTの上方に向かって)放射されるため、陽極は透光性でなければならない。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化五光との化合物や酸化インジウムと酸化五光に分析を開いることができるが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜できるものが好ましい。

【0210】陽極3047まで形成された時点でEL素子3005が完成する。なお、ここでいうEL素子3005は、画素電極(陰極)3043、発光層3045、正孔注入層3046及び陽極3047で形成されたコンデンサを指す。図35(A)に示すように画素電極3043は画素の面積にほぼ一致するため、画素全体がEL素子として機能する。従って、発光の利用効率が非常に高く、明るい画像表示が可能となる。

【0211】ところで、本実施例では、陽極3047の上にさらに第2パッシューション膜3048を設けてい

る。第2パッシパーション膜3048としては窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部とEL素子とを遮断することであり、有機EL材料の酸化による劣化を防ぐ意味と、有機EL材料からの脱ガスを抑える意味との両方を併せ持つ。これによりEL表示装置の信頼性が高められる。

【0212】以上のように本願発明のEL表示パネルは図34のような構造の画素からなる画素部を有し、オフ電流値の十分に低いスイッチング用TFTと、ホットキャリア注入に強い電流制御用TFTとを有する。従って、高い信頼性を有し、且つ、良好な画像表示が可能なEL表示パネルが得られる。

【0213】なお、図34の構成は、実施例1~7構成と自由に組み合わせて実施することが可能である。また、実施例12の電子機器の表示部として本実施例のE L表示装置を用いることは有効である。

【0214】また、画素部の他の構成として、EL素子3005の構造を反転させた構造について説明する。説明には図36を用いる。なお、図34の構造と異なる点はEL素子の部分と電流制御用TFTだけであるので、その他の説明は省略することとする。

【0215】図36において、電流制御用TFT3103は本発明のpチャネル型TFTを用いて形成される。作製プロセスは実施例 $1\sim7$ を参照すれば良い。

【0216】図36では、画素電極(陽極)3050として透明導電膜を用いる。具体的には酸化インジウムと酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化インジウムと酸化スズとの化合物でなる導電膜を用いても良い。

【0217】そして、絶縁膜でなるパンク305 **la**、3051bが形成された後、溶液塗布によりポリビニルカルパゾールでなる発光層3052が形成される。その上にはカリウムアセチルアセトネート(acacKと表記される)でなる電子住入層3053、アルミニウム合金でなる陰極3054が形成される。この場合、陰極3054がパッシベーション膜としても機能する。こうしてEL素子3101が形成される。

【0218】発光層3052で発生した光は、矢印で示されるようにTFTが形成された基板の方に向かって放射される。

【0219】なお、図36の構成は、実施例1~7の構成と自由に組み合わせて実施することが可能である。また、実施例12の電子機器の表示部として本実施例のEし表示パネルを用いることは有効である。

【0220】図35(B)に示した回路図とは異なる構造の画素とした場合の例について図21(A) \sim (C)に示す。なお、本実施例において、3201はスイッチング用TFT3202のソース配線、3203はスイッチング用TFT3202のゲート配線、3204は電流制御用TFT、3205はコンデンサ、3206、32

0.8 は電流供給線、3.2.0.7 はEL素子とする。

【0221】図21(A)は、二つの画素間で電流供給線3206を共通とした場合の例である。即ち、二つの画素が電流供給線3206を中心に線対称となるように形成されている点に特徴がある。この場合、電炉供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。

【0222】また、図21(B)は、電流供給線 3208をゲート配線 3203と平行に設けた場合の例である。なお、図21(B)では電流供給線 3208とゲート配線 3203とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、電源供給線 3208とゲート配線 3203とで専有面積を共有させることができるため、画素部をさらに高精細化することができる。

【0223】また、図21(C)は、図21(B)の構造と同様に電流供給線3208をケート配線3203 a、3203bと平行に設け、さらに、二つの画素を電流供給線3208を中心に線対称となるように形成する点に特徴がある。また、電流供給線3208をゲート配線3203a、3203bのいずれか一方と重なるように設けることも有効である。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。

【0224】なお、図21で示す回路の構成は、実施例 1~7の構成と自由に組み合わせて実施することが可能 である。また、実施例12の電子機器の表示部として本 実施例の画素構造を有するEL表示表示装置を用いるこ とは有効である。

【0225】図35(A)、(B)では電流制御用TFT3003のゲートにかかる電圧を保持するためにコンデンサ3004を設ける構造としているが、コンデンサ3004を省略することも可能である。電流制御用TFT3003として実施例1~7に示すような本発明のnチャネリ型TFTを用いているため、ゲート絶縁膜を介してゲート電極に重なるように設けられたGOLD領域(第2の不純物領域)を有している。この重なり合った領域には一般的にゲート容量と呼ばれる寄生容量が形成されるが、本実施例ではこの寄生容量をコンデンサ301の代わりとして積極的に用いる点に特徴がある。

【0226】この寄生容量のキャパシタンスは、上記ゲート電極とGOLD領域とが重なり合った面積によって変化するため、その重なり合った領域に含まれるGOLD領域の長さによって決まる。

【0227】また、図21(A)、(B)、(C)の構造においても同様に、コンデン世3205を省略することは可能である。

【0228】なお、このような構成は、実施例1~7の構成と自由に組み合わせて実施することが可能である。

また、実施例12の電子機器の表示部として本実施例の 画素構造を有するEL表示装置を用いることは有効であ る。

【0229】 [実施例11] 上述の本発明の液晶表示装置にはネマチック液晶以外にも様々な液晶を用いることが可能である。例えば、1998、SID、 "Characteristics and Driving Schemeof Polymer-Stabilized Monostable FLCD Exhibiting Fast Response Time andHigh Contrast Ratio with Gray-Scale Capability" by H. Furue et al. や、1997、SID DIGEST、841、 "A Full-Color Thre sholdless Antiferroelectric LCDExhibiting Wide Viewing Angle with Fast Response Time" by T. Yoshida et al. や、1996、J. Mater. Chem. 6(4)、671-673、 "Thre sholdless antiferroelectricity in liquid crystals and its application to displays" by S. Inui et al. や、米国特許第5594569 号に開示された液晶を用いることが可能である。

【0230】等方相ーコレステリック相ーカイラルスメクティック相転移系列を示す強誘電性液晶(FLC)を用い、DC電圧を印加しながらコレステリック相ーカイラルスメクティック相転移をさせ、かつコーンエッジをほぼラビング方向に一致させた単安定FLCの電気光学特性を図22に示す。図22に示すような強誘電性液晶による表示モードは「Half-V字スイッチングモード」と呼ばれている。図22に示すグラフの縦軸は透れてに発生位)、横軸は印加電圧である。「Half-V字スイッチングモード」については、寺田らの"Half-V字スイッチングモード」については、寺田らの"Half-V字スイッチングモードFLCD"、第46回応用物理学関係連合講演会講演予稿集、1999年3月、第1316頁、および吉原らの"強誘電性液晶による時分割フルカラーLCD"、液晶第3巻第3号第190頁に詳しい。

【0231】図22に示されるように、このような強誘 電性混合液晶を用いると、低電圧駆動かつ階調表示が可 能となることがわかる。本発明の液晶表示装置には、こ のような電気光学特性を示す強誘電性液晶も用いること ができる。

【0232】また、ある温度域において反強誘電相を示す液晶を反強誘電性液晶(AFLC)という。反強誘電性液晶を有する混合液晶には、電場に対して透過率が連続的に変化する電気光学応答特性を示す、無しきい値反強誘電性混合液晶と呼ばれるものがある。この無しきい値反強誘電性混合液晶は、いわゆるV字型の電気光学応答特性を示すものがあり、その駆動電圧が約 $\pm 2.5V$ 程度(七ル厚約 $1 \mu m \sim 2 \mu m$)のものも見出されている。

【0233】また、一般に、無しきい値反強誘電性混合 液晶は自発分極が大きく、液晶自体の誘電率が高い。こ のため、無しきい値反強誘電性混合液晶を液晶表示装置 に用いる場合には、画素に比較的大きな保持容量が必要 となってくる。よって、自発分極が小さな無しきい値反 強誘電性混合液晶を用いるのが好ましい。

【0234】なお、このような無しきい値反強誘電性混合液晶を本発明の液晶表示装置に用いることによって低電圧駆動が実現されるので、低消費電力化が実現される。

【0235】 [実施例12] 本実施例では、本発明のTFT回路によるアクティブマトリケス型液晶表示装置を組み込んだ半導体装置について図19、図23、図24で説明する。

【0236】このような半導体装置には、携帯情報端末(電子手帳、モバイルコンピュータ、携帯電話等)、ビデオカメラ、スチルカメラ、パーソナルコンピュータ、テレビ等が挙げられる。それらの一例を図19、図23、図24に示す。

【0237】図19(A)は携帯電話であり、本体9001、音声出力部9002、音声人力部9003、表示装置9004、操作スイッチ9005、アンテナ9006から構成されている。本願発明は音声出力部9002、音声人力部9003、及びアクティブマトリクス基板を備えた表示装置9004に適用することができる。

【0238】図19(B)はビデオカメラであり、本体9101、表示装置9102、音声入力部9103、操作スイッチ9104、バッテリー9105、受像部9106から成っている。本願発明は音声入力部9103、及びアクティブマトリケス基板を備えた表示装置9102、受像部9106に適用することができる。

【0239】図19 (C) はモバイルコンピュータであり、本体9201、カメラ部9202、受像部9203、操作スイッチ9204、表示装置9205で構成されている。本願発明は受像部9203、及びアクティブマトリクス基板を備えた表示装置9205に適用することができる。

【0240】図19(D)はヘッドマウントディスプレイであり、本体9301、表示装置9302、アーム部9303で構成される。本願発明は表示装置9302に適用することができる。また、表示されていないが、その他の信号制御用回路に使用することもできる。

【0241】図19(E) は携帯書籍であり、本体9501、表示装置9502、9503、記憶媒体9504、操作スイッチ9505、アンテナ9506から構成されており、ミニディスク(MD)やDVDに記憶されたデータや、アンテナで受信したデータを表示するものである。表示装置9502、9503は直視型の表示装置であり、本発明はこの適用することができる。

【0242】図23(A)はパーソナルコンピュータであり、本体2401、画像人力部2402、表示装置2403、キーボード2404で構成される。

【0243】図23(B)はプログラムを記録した記録 媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであ り、本体2413、表示装置2414、スピーカ部24 15、記録媒体2416、操作スイッチ2417で構成 される。なお、この装置は記録媒体としてDVD(Di gital Versatile Disc)、CD等 を用い、音楽鑑賞や映画鑑賞やゲームやインターネット を行うことができる。本発明は表示装置2414やその 他の信号制御回路に適用することができる。

【0244】図23 (C) はデジタルカメラであり、本体2418、表示装置2419、接眼部2420、操作スイッチ2421、受像部(図示しない)で構成される。本願発明を表示装置2419やその他の信号制御回路に適用することができる。

【0245】図24(A)はフロント型プロジェクターであり、表示装置2601、スクリーン2602で構成される。本発明は表示装置やその他の信号制御回路に適用することができる。

【0246】図24(B)はリア型プロジェクターであり、本体2701、表示装置2702、ミラー2703、スクリーン2704で構成される。本発明は表示装置2702(特に $50\sim100$ インチの場合に効果的である)やその他の信号制御回路に適用することができる。

【0247】なお、図24(C)は、図24(A)及び図24(B)中における表示装置2601、2702の構造の一例を示した図である。表示装置2601、2702は、光原光学系2801、ミラー2802、2805~2807、ダイクロイックミラー2803、2804、光学レンズ2808、2809、2838、プリズム2811、液晶表示装置2810、投射光学系2812で構成される。投射光学系2812は、投射レンズを備えた光学系で構成される。本実施例は液晶表示装置2810を三つ使用する三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図24(C)中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を設けてもよい。

【0248】また、図24(D)は、図24(C)中における光原光学系2801の構造の一例を示した図である。本実施例では、光源光学系2801は、光源2813、2814、合成プリズム2815、コリメータレンズ2816、2820、レンズアレイ2817、2818、偏光変換素子2819で構成される。なお、図24(D)に示した光原光学系は光原を2つ用いたが、光原を3~4つ、あるいはそれ以上用いてもよく、勿論、光原を1つ用いてもよい。また、光原光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、IRフィルム等を設けてもよい。

【0249】また、ここては図示しなかったが、本発明

はその他にも、イメージセンサやEL型表示素子に適用することも可能である。このように、本願発明の適用範囲はきわめて広て、あらゆる分野の電子機器に適用することが可能である。

【0250】 [実施例13] 本発明の他の実施の形態を図25~図29を用いて説明する。本実施例では、画素部の画素TFTと保持容量、及び画素部の周辺に設ける駆動回路のTFTを同時に作製する方法について詳細に説明する。

【0.251】本実施例で示すTFTのゲート電極は実施 形態1または実施例1で示したように2層構造を有して いる。しかし、その第1層目と第2層目とはいずれもT a、W、T i、M o m o i m i

【0252】しかし、ケート電極の第1層目に半尊体膜を用いる場合も同様であるが、Ta、W、Ti、Moから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料は面積抵抗が約10分かそれ以上の値であり、画面サイズが1インチクラスかそれ以上の表示装置を作製する場合には必ずしも適していない。画面サイズの大型化に伴って基板上において配線を引回す長さが必然的に増大し、配線抵抗の影響による信号の遅延時間の問題を無視することができなくなるためである。また、配線抵抗を下げる目的で配線の幅を太くすると、画素部以外の周辺の領域の面積が増大し表示装置の外観を著しく損ねることになる。

【0253】例えば画素密度がVGAの場合、480本 のゲート配線と640本のソース配線が形成され、XG Aの場合には768本のゲート配線と1024本のワー ス配線が形成される。表示領域の画面サイズは、13イ ンチクラスの場合対角線の長さは3 4 0 mmとなり、1 8インチクラスの場合には460mmとなる。本実施例 ではこのような表示装置において遅延時間の問題を解決 し、また配線に要する面積を最小限とする方法を示す。 【0254】まず、図25(A)に示すように、コーニ ング社の#7059ガラスや#1737ガラスなどに代 表されるバリウムホウケイ酸ガラス、またはアルミノホ ウケイ酸ガラスなどのガラスから成る基板2501上に 酸化シリコン膜、窒化シリコン膜または酸化窒化シリコ ン膜などの絶縁膜から成る下地膜2502を形成する。 例えば、プラズマCVD法でSiH4、NH3、N2Oか ら作製される酸化窒化シリコン膜2502aを10~2 00nm (好ましくは50~100nm) 形成し、同様にS $1H_4$ 、 N_2 Oから作製される酸化窒化水素化シリコン膜 2502 b epsilon 5000 cm (好ましくは100 epsilon 100 cm) の厚さに積層形成する。本実施例では下地膜 2502 epsilon 2 epsilon 100 cm (所記絶縁膜の単層膜または2 層以上積層させた構造で形成しても良い。

【0255】島状半導体層2503~2506は、非晶質構造を有する半導体膜をレーザー結晶化法や熱結晶化法を用いて作製した結晶質半導体膜で形成する。この島状半導体層2503~2506の厚さは25~80nm(好ましくは30~60nm)の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム(SiGe)合金などで形成すると良い。

【0256】レーザー結晶化法で結晶質半導体膜を作製 するには、パルス発振型または連続発光型のエキシマレ ーザーやYAGレーザーを用いる。これらのレーザーを 用いる場合には、レーザー発振器から放射されたレーザ 一光を光学系で線状に集光し半導体膜に照射する方法を 用いると良い。結晶化の条件は実施者が適宜選択するも のであるが、エキシマレーザーを用いる場合はパルス発 振周波数30Hzとし、レーザーエネルギー密度を10 ○○ 4 0 0mJ/cm²(代表的には200~30 0mJ/cm²)と する。また、YAGレーザーを用いる場合にはその第2 高調波を用いパルス発振周波数1~10kHzとし、レ ーザーエネルギー密度を300~60 0mJ/cm²(代表的 には350~500mJ/cm²)とすると良い。そして幅1 00~1000 mm、例えば400 mで線状に集光し たレーザー光を基板全面に渡って照射し、この時の線状 レーザー光の重ね合わせ名(オーバーラップ率)を80 ~98%として行う。

【0257】ゲート絶縁膜2507はプラズマCVD法またはスパッタ法を用い、厚さを $40\sim150$ nmとしてシリコンを含む絶縁膜で形成する。本実施例では、120nmの厚さで酸化窒化シリコン膜で形成する。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。例えば、酸化シリコン膜を用いる場合には、プラズマCVD法でTEOS(Tetraethyl Orthosilicate)と O_2 とを混合し、反応圧力 40Pa、基板温度 $300\sim400$ でとし、高周波(13.56ML)電力密度 $0.5\sim0.8$ W/cm²で放電させて形成することができる。このようにして作製される酸化シリコン膜は、その後 $400\sim500$ Cの熱アニールによりゲート絶縁膜として良好な特性を得ることができる。

【0258】そして、ゲート絶縁膜2507上にゲート電極を形成するための第1の導電膜2508と第2の導電膜2509とを形成する。本実施例では、第1の導電膜2508をTaて50~100nmの厚さに形成し、第2の導電膜をWで100~300nmの厚さに形成す

る。

【0.259】 Ta膜はスパッタ法で形成し、TaのターケットをArでスパッタする。この場合、Arに適量のNeやKrを加えると、Ta膜の内部応力を緩和して膜の剥離を防止することができる。また、 α 相のTa膜の抵抗率は $2.0 \mu\Omega$ m程度でありゲート電極に使用することができるが、 β 相のTa膜の抵抗率は $1.8.0 \mu\Omega$ m程度でありゲート電極とするには不向きである。 α 相のTa膜を形成するために、Taの α 相に近い結晶構造をもつ窒化タンタルを $1.0 \sim 5.0$ nm程度の厚さでTaの下地に形成しておくと α 相のTa膜を容易に得ることができる。

【0260】 W膜はWをターゲットとしたスパッタ法で形成する。その他に6フッ化タングステン(WF₆)を用いる熱CVD法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、W膜の抵抗率は $20\mu\Omega$ cm以下にすることが望ましい。W膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、W中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度99.999%のWターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してW膜を形成することにより、抵抗率9~20 $\mu\Omega$ cmを実現することができる。

【0261】次に図25 (B) に示すように、レジストによるマスク2510~2514を形成し、ゲート電極を形成するための第1のエッチング処理を行う。本実施例では1CP (Inductively Coupled Plasma : 誘導結合型プラズマ) エッチング法を用い、エッチング用ガスにCF4とC12を混合し、1Paの圧力でコイル型の電極に500WのRF (I3.56MIz) 電力を投入してプラズマを生成して行う。基板側(試料ステージ)にも100WのRF (I3.56MIz) 電力を投入し、実質的に負の自己バイアス電圧を印加する。CF4とC12を混合した場合にはW膜及びTa膜とも同程度にエッチングされる。

【0262】上記エッチング条件では、レジストによるマスケの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第1の尊電層及び第2の尊電層の端部がテーパー形状となる。テーパー部の角度は15~45 となる。ゲート絶縁膜上に残廃を残すことなくエッチングするためには、10~20%程度の割合でエッチング時間を増加させると良い。W膜に対する酸化窒化シリコン膜の選択比は2~4(代表的には3)であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は20~50m程度エッチングされることになる。こうして、第1のエッチング処理により第1の導電層と第2の導電層から成る第1のテーパー形状の導電層2515~2519(第1の専電層2515~2

5 1 9 b) が形成される。 【0263】そして、第1のドービング処理を行いn型 を付与する不純物元素を添加する。ドーピングの方法は イオンドープ法若しくはイオン性人法で行えば良い。イ オントドーブ法では、ドーズ量を1・1()13~5×10 $14_{
m at\,oms/cm^2}$ とし、加速電圧を $6.0\sim1.0.0$ k e V とし て行う。 n 型を付与する不純物元素として 1 5 族に属す る元素、典型的には 11 ン 12 (12) または砒素 12 (12) を用 いるが、ここではリン(P)を用いた。この場合、導電 厨2515~2511がn型を付与する不純物元素に対 するマスクとなり、自己整合的に第1の不純物領域25 20~2523が形成される。第1の不純物領域252 $0\sim2.5.2.3$ ktd 1 × 1 $0.20\sim1\times1.0^{21}$ atomic/cm³ σ 農度範囲で

η型を付与する

不純物元素が添加される。

【0264】次に図25 (C) に示すように、第2の工 ッチング処理を行う。同様にICPエッチング法を用 い、エッチングガスにCF4とCl2とCl2を混合して、 1 Paの圧力でコイル型の電極に5 () () WのR F 電力13. 56MHz) を供給し、プラズマを生成して行う。基板側(試 料ステージ) には2 0WのRF (13,56MHz) 電力を投入 し、第1のエッチング処理に比べ低い自己パイアス電圧 を印加する。このような条件によりW膜を選択的に異方 性エッチングし、第2の尊電層を第1の矩形状の導電層 2524~2528とする。このとき第1のテーパー形 状の尊電層2515a~2514aはそのまま残る。

【0.2.6.5】 W膜やTa膜のCF4とC 12の混合ガスに よるエッチング反応は、生成されるラジカルまたはイオ ン種と反応生成物の蒸気圧から推測することができる。 WとTaのフッ化物と塩化物の蒸気圧を比較すると、W のフッ化物であるWF6が極端に高く、その他のWC 15、TaF5、TaCl5は同程度である。従って、C F4とC 12の配合ガスではW膜及びTa膜共にエッチン グされる。しかし、この混合ガスに()gを添加するとC F4とO2が反応してCOとFになり、Fラジカルまたは Fィオンが多量に発生する。その結果、フッ化物の蒸気 圧が高いW膜のエッチング速度が増大する。一方、Ta はFが増大しても相対的にエッチング速度の増加は少な い。また、TaはWに比較して酸化されやすいので、〇 2を添加することでTaの表面が酸化される。Taの酸 化物はフッ素や塩素と反応しないためさらにTa膜のエ ソチング速度は低下する。従って、W膜とTa膜とのエ ッチング速度には大きな差が生じ、W膜の選択的なエッ チングが可能となる。

【0266】その後、図26(A)に示すように、第3 のエッチング処理を行う。この条件は第1のエッチング 処理と同じ条件で行い、端部に15~45°の角度でテ 一八一部を有する第3の形状の導電層2534~253 7か形成される。導電層上のレジストによるマスクは、 このエッチング時に同時に侵蝕され、第3のエッチング 処理により第1の導電層と第2の導電層から成る第2の

テーバー形状の尊電層2534~2538(第1の尊電 隣2534a~2538aと第2の導電層2534b~ 25381) が形成される。

【0267】この状態から、図26 (B) に示すように 第4のエッチング処理を行う。この条件は第2のエッチ ング処理と同じ条件でエッチングを行い、W膜を選択的 に異方性エッチングして第2の尊電層を第2の矩形状の 尊電層2539~2543とする。このとき第2のテー 八一形状の尊電層2534a~2538aはそのまま残

【0268】そして、第1のドーピング処理よりもドー ズ量を下げ高加速電圧の条件でn型を付与する不純物元 素をドーピングする。例えば、加速電圧を70~120 keVとし、1~1013/cm2のドーズ駐で行い、図25 (B) で島状半導体層に形成された第1の不純物領域の 内側の領域に新な不純物領域を形成する。ドーピング は、第2の矩形状の導電層2539~2543を不純物 元素に対するマスクとして用い、第2のテーパー形状の 導電層2534a~2538aの下側の領域にも不純物 元素が添加されるようなドーヒング条件を用いる。 従っ て、第2のテーバー形状の尊電層2534a~2538 aと重なる第3の不純物領域2548~2551と、第 1の不純物領域と第3の不純物領域との間の第2の不純 物領域とが形成される。n型を付与する不純物元素は、 第2の不純物領域で1~1 0 17~1 へ1 0 19 a toms/cm3 の農度となるようにし、第3の不純物領域で1・1016 \sim 1・1018atoms/cm 3 の震度となるようにする。

【0269】そして図26 (C) に示すように、pチャ ネル型TFTを形成する島状半導体層2504に一導電 型とは逆の導電型の第1の不純物領域2555を形成す る。第2の矩形状の専電層2540を不純物元素に対す るマスクとして用い、自己整合的に不純物領域を形成す る。このとき、nチャネル型TFTを形成する島状半導 体層2503、2505、2506は、レジストのマス ク2552~2554で全面を被覆しておく。 不純物領 域2555はジボラン (B2H6) を用いたイオンドープ 生で形成する。その領域の不純物農度は2×10²⁰~2 v 1 ()21 atoms/cm3となるようにする。

【0270】以上までの工程でそれぞれの島状半導体層 に下純物領域が形成される。また、第2の矩形状の尊電 層2539~2543とする。このとき第2のテーパー 形状の導電層2534a~2538aが一体となってゲ ート電極として機能する。

【0271】こうして尊電型の制御を目的として、それ ぞれの島状半導体層に添加された不純物元素を活性化す る工程を行う。この工程はファーネステニール炉を用い る熱アニール法で行う。その他に、レーザーアニール 法、またはラピッドサーマルアニール法 (RTA法) を 適用することができる。 熱アニール法では酸素濃度が1 ppm以下、好ましくはO. lppm以下の窒素雰囲気 中で400~700℃、代表的には500~600℃で行うものであり、本実施例では500℃で て4時間の熱処理を行う。

【0272】この熱処理において、第2の矩形状の導電層 $2539\sim2543$ は表面から $5\sim8$ Qmの厚さて窒化タンゲステンから成る導電層 $2534c\sim2538c$ か形成される。さらに、 $3\sim100$ の水素を含む雰囲気中で、 $300\sim450$ Cで $1\sim12$ 時間の熱処理を行い、島状半導体層を水素化する L程を行う。この工程は熱的に励起された水素により半導体層のダンゲリングホンドを終端する工程である。水素化の他の手段として、ブラスマ水素化(ブラズマにより励起された水素を用いる)を行っても良い(図27(Λ))。

【0273】活性化および水素化処理の後、ゲート配線を低抵抗の導電性材料で形成する。低抵抗の導電性材料はA1やCuを主成分とするものであり、このような材料でゲート配線を形成する。本実施例ではA1を用いる例を示し、Ti膜を $50\sim100$ nm形成し、その上にTiを $0.1\sim2$ 重量%含むA1膜を低抵抗導電層として全面に形成する(図示せず)。厚さは $200\sim400$ nm (好ましくは $250\sim350$ nm) で形成する。そして、所定のレジストパターンを形成し、エッチング処理して、ケート配線2556、2557を形成する。このとき同じ材料で画素部に設ける保持容量と接続する容量線2558も形成する。このゲート配線と容量配線のエッチング処理は、リン酸系のエッチング溶液によるウエットング処理は、リン酸系のエッチング溶液によるウエットエッチングで行うと、下地との選択加工性を保って形成することができる。(図27(B))

【0274】図27 (C) において、第1の層間絶縁膜2559は酸化窒化シリコン膜から100~200nmの厚さで形成する。その上に有機絶縁物材料から成る第2の層間絶縁膜2560を形成する。そして、島状半導体層のソース領域とコンタクトを形成するソース配線2561~2564とドレイン領域とコンタクトを形成するドレイン配線2565~2567と画素電極2568を形成してアクティブマトリクス基板を完成させることができる。

【0275】このアクティフマトリクス基板には駆動回路2706と画素部2707が形成されている。駆動回路2706にはロチャネル型TFT2701、2703とpチャネル型TFT2702が形成され、画素部2707にはロチャネル型TFTから成る画素TFT2704と画素TFTに接続する保持容量2705を有している。

【0276】nチャネル型TFT2701にはチャネル 無成領域2569、ゲート電極を形成する第2のテーパ 一形状の導電層2534aと重なる第3の不純物領域2 570 (GOLD領域)、ゲート電極の外側に形成され る第2の不純物領域2571 (LDD領域)とソース領域として機能する第1の不純物領域2572、ドレイン 領域として機能する第1の不純物領域2573を行している。

【0277】 pチャネル型TFT2702にはチャネル形成値域2571、ケート電極を形成する第2のテーハー形状の専電層2535aと重なる第4の不純物値域2575、ケート電極の外側に形成される第4の不純物値域2576、ソース値域として機能する第4の不純物値域2577、ドレイン値域として機能する第4の不純物値域2578を有している。

【0278】 nチャネル型TFT2703にはチャネル形成領域2579、ゲート電極を形成する第2のテーパー形状の専電層2536aと重なる第3の不純物領域2580(GOLD領域)、ゲート電極の外側に形成される第2の不純物領域2581(LDD領域)とソース領域として機能する第1の不純物領域2582、ドレイン領域として機能する第1の不純物領域2583を有している。

【0279】画素TFT2704にはチャネル形成領域2584、2585、ゲート電極を形成する第2のテーパー形状の導電層2537aと重なる第3の不純物領域12586、2587(GOLD領域)、ゲート電極の外側に形成される第2の不純物領域2586、2589(LDD領域)とソース領域またはドレイン領域として機能する第1の不純物領域2590、2591、2592を有している。また、保持容量2705の一方の電極として機能する半導体層2593には不純物元素が添加されず、2594、2595にはn型を付与する不純物元素が添加されている。

【0.2.8.0】図2.8.(A)、(B) はアクティブマトリクス基板の上面図の一部を示し、図2.8.(A)のB-B 断面および図2.8.(B)のC-C 断面は図2.7

(C) のB-B'およびC-C'に対応している。図28 (A)、(B) ではゲート絶縁膜、第1の層間絶縁膜、第2の層間絶縁膜を省略して示しているが、島状半導体層2503、2504、2506の図示されていないソースおよびドレイン領域にソース配線2561、2562、2564とドレイン配線2565、2566及が画素電極2568がコンタクトホールを介して接続している。また、図28(A)のD-D断而および図28

(B) のE-E 断面を図29(A) と(B) にそれぞれ示す。図29(A) において、ゲート配線2556はゲート電極2534と、また図29(B) においてゲート配線2557はゲート電極2537と島状半導体層2503、2506の外側で重なるように形成され、ゲート電極と低抵抗導電層とがコンタクトホールを介さずに接触して電気的に導通している。このようにゲート線を低抵抗導電材料で形成することにより、配線抵抗を十分低減できる。従って、画素部(画面サイズ)が4インチクラス以上の表示装置に適用することができる。

【0281】 [実施例14] 本実施例では、ゲート配線

を自由て形成する例について示す。まず、実施例 13と同様にして、図 27(A)で説明する工程まで行う。その後、図 30に示すように第1パッシベーション層 3001を20~100nmの厚さで形成する。これは窒化シリコン膜または窒化酸化シリコン膜で形成すると良い。

【0282】そして、酸化シリコン膜、酸化窒化シリコン膜などを用いて $1\sim5\,\mu$ mの厚さで層間絶縁膜3002を形成する。TEOSを用いたプラズマCVD法で、酸化シリコン膜から成る層間膜を形成すると表面の平坦性に優れるので良い。層間絶縁膜3002に配線を形成するための開講3030~3032を形成し、その後全面にスパッタ法で窒化タンタル膜から成るバリア層3003を100~200nmの厚さで形成する。窒化タンタル膜はCuの拡散を防ぐ層となる。さらにスパッタ法でCu膜を成膜し、シード層3004を形成する。シード層の厚さは200~800nmとする。そして、硫酸鍋を用いたメッキ法によりCu層3005を1~10 μ mの厚さで形成する。メッキ法以外でも、Cu層をスパッタ法で形成し、450 μ の熱処理でリフローさせて平坦化を実現することもできる(図30(A))。

【0283】次に、CMP Chemical-Mechanical Poli shing:化学的・機械的ポリッシング) 法を用いて図3 1 (A) まで形成された状態でCuメッキ層の表面から 研磨を始め、層間絶縁膜3002が露出するまで行い図 30 (B) に示すように、表面を平坦化する。こうして Cu配線が形成される。CMPのスラリーは砥粒と酸化 剤と添加剤から成り、砥粒にはアルミナかシリカを用い る。酸化剤には硝酸鉄、過酸化水素、過ヨウ素酸カリウ | ム等を用いる。こうしてパリア層3006、シード層3 -007、Cu層3008から成る配線3015が形成さ れる。その他、配線3016は同様にバリア層300 9、シード層3010、Cu層3011から成り、配線 3017は同様にバリア層3012、シード層301 3、C u 層 3 0 1 4 から形成される(図 3 0 (B))。 【0284】そして、これらの配線3015~3017 を覆うように第2のパッシベーション膜3018を10 0~1000nmの厚さで窒化シリコン膜または酸化窒 化シリコン膜で形成する。そして、ソース配線3019 ~3022とドレイン配線3023~3025と画素電 極3026を形成する。駆動回路2706のnチャネル 型TFT2701、pチャネル型TFT2702、nチ ャネル型TFT2703と画素部2707の画素TFT 2704、保持容量2705は実施例13と同様な構成 とする(図30(C))。

【0285】図30(C)におけるB-B断面及びC-C 断面を説明する上面図は実施例13で示した図28の上面図と配線の構成が異なることを省けば同等なものとなる。本実施例における、図28(A)のD-D 断面および図28(B)のE-E 断面を図31(A)

と(B) にそれぞれ点す。図31(A) において、ゲート配線3015はゲート電極2534と、また図31(B) においてゲート配線3016はゲート電極2537と島状半導体層2503、2506の外側で重なるように形成され、ゲート電極と低抵抗導電層とがコンタクトホールを介さずに接触して電気的に導通している。このようにゲート配線を低抵抗導電材料で形成することにより、配線抵抗を十分低減できる。従って、画素部(画サイズ)が4インチクラス以上の表示装置に適用することができる。また、Cu配線はA1を用いて形成することができる。また、Cu配線はA1を用いて形成するが一ト配線と比べエレクトロマイグレーションに対する耐性が高いので、実施例10で示したE1表示装置のように画素を電流で駆動する表示装置に適している。特に、E1表示装置に形成される電流供給線を本実施例で示した配線の構造を適用すると良い。

[0286]

【発明の効果】本願発明を実施することで、安定した結晶質 TFT動作を得ることができた。その結果、結晶質 TFTで作製されたCMOS回路を含む半導体装置、また、具体的には液晶表示装置の画素部や、その周辺に設けられる駆動回路の信頼性を高め、長時間の使用に耐える液晶表示装置を得ることができた。

【0287】また、本発明によれば、nチャネル型TFTのチャネル形成値域とドレイン領域との間に形成される第2の不純物領域において、その第2の不純物領域がケート電極と重なる領域(GOLD領域)と重ならない領域(LDD領域)の長さを容易に作り分けることが可能である。具体的には、TFTの駆動電圧に応じて第2の不純物領域がゲート電極と重なる領域(GOLD領域)と重ならない領域(LDD領域)の長さを決めることも可能であり、このことは、同一基板内において異なる駆動電圧でTFT動作させる場合に、それぞれの駆動電圧に応じたTFTを同一工程で作製することを可能とした。

【0288】また、本発明のこのような特徴は、駆動電 圧や要求されるTFT特性が画素部とドライバ回路で異 なるアクティブマトリクス型の液晶表示装置においてき わめて適したものであった。

【図面の簡単な説明】

- 【図1】 TFTの作製工程を示す断面図。
- 【図2】 インバータ回路断面図、上面図、回路図。
- 【図3】 ゲート電極と第2の不純物領域との位置関係を説明する図。
- 【図4】 TFTの作製工程を示す断面図。
- 【図5】 TFTの作製工程を示す断面図。
- 【図6】 アクティブマトリクス基板断面図。
- 【図7】 TFTの作製工程を示す断面図。
- 【図8】 TFTの作製工程を示す断面図。
- 【以9】 アクティブマトリクス基板の斜視図。
- 【図10】 アクティブマトリクス回路とCMOS回路

の部分上面図。

【図11】 液晶表示装置の作製工程を示す断面図。

【【図12】 結晶質シリコン膜の作製工程を示す図。

【図13】 結晶質シリコン膜の作製工程を示す図。

【図 1 4 】 結晶質シリコン膜の作製工程を示す図。

【図 15】 結晶質シリコン膜の作製工程を示す図。

【図 16】 TFTの作製工程を示す断面図。

【図 1 7 】 アクティブマトリクス型液晶表示装置の一 実施形態の回路ブロック図。

【図18】 本発明のTFTの構成例を示す図。

【図 19】 半導体装置の一例を示す図。

【図20】 TFTの構造と電気特性を説明する図。

【図21】 アクティブマトリクス型EL表示装置の画素部の回路図。

【図22】 無しきい値反強誘電性液晶の光透過率特性 を示す図。


【図23】 半導体装置の一例を示す図。

【図24】 半導体装置の一例を示す図。

【図25】 画素TFT、駆動回路のTFTの作製工程 を説明する断面図。

【図26】 画素TFT、駆動回路のTFTの作製工程

【図1】



101:基板、102:下地蔵(SIN)、103:下地蔵(SIO2)、104,105:半導体層 106:ゲート把鍵底、107:半導体製、108:Ta臓、109,110:ゲート電極、 118,123,124,130,131:レジストマスク、128,129,132:ゲート電極

を説明する断面図。

【図27】 画素TFT、駆動回路のTFTの作製工程 を説明する断面図。

【図28】 両素TFT、駆動回路のTFTの構造を説明する上面図。

【図29】 画素TFT、駆動回路のTFTの構造を説明する断面図。

【図30】 画素TFT、駆動回路のTFTの作製工程 を説明する断面図。

【図31】 画素TFT、駆動回路のTFTの構造を説明する断面図。

【図32】 アクティブマトリクス型EL表示装置の上面図及び断面図。

【図33】 アクティブマトリクス型EL表示装置の上面図及び断面図。


【図34】 アクティブマトリクス型EL表示装置の画素部の断面図。

【図35】 アクティブマトリクス型EL表示装置の画素部の上面図及び回路図。


【図36】 アクティブマトリクス型EL表示装置の画素部の断面図。

[図2]


(A) イバータ回路の断面構造図(A-A*断面)




(B) インパータ回路の上面図




(C) 化水子阿路图



133:SIM展、134:第1の層間絶縁鏡、135:ソス電極、137:ト゚レイン電極 138, 142:テャネ桃椒線、139a、1390:第2の不純物領域(LDD領域)、 140:第1の不純物領域(ソス領域)、141:第1の不純物領域(ト゚レゾ領域)、 143:第3の不純物領域(ト゚レゾ領域)、144:第3の不純物領域(ト゚レゾ領域)、






301:ゲート電極、302a, 302b:ゲート電極、303:ゲート範囲 304:チャネ形成領域、305a, 305b, 305a, 306b:第2の不純物領域(LDD領域)、 307:第1の不純物領域(ソス領域)、308:第1の不純物領域(ドレク模域)、 309:半線体量

(C) 設計値の一例	TET STATE OF	Yμm Xμm 2.5±0.3 2.5±0.5
ドライベ バッフア回路等TFT ドライベ ロジック回路部TFT ブリウンメンチ地IFT 国素回路部TFT	(16±2) V	1.5±0.5 1.5±0.5 0.5±0.3 0.5±0.3 2.0±0.3 1.0±0.5 1.5±0.5 1.5±0.5 1.5±0.5 1.5±0.5

904 900 1007 1002 1005 901 902


401:基板 900:國素IFT、901:国素マトリクス回路、902:走査(ゲート)線駆動回路、 903:信号(ソース)線駆動回路、904:はデック回路 1002:ゲート記線、1003:ソース記線、1005:超素電視、1007:付加容量

L401




401: 季板、402:下地膜、403、404、405: 半導体層、406: ゲート**約程**膜、407: 沙川/原、408: Ta膜、409: 414: 保持容量配線、429、430、431: ビジントマン 409、410、412、413: ゲート電極、411: 配線、414: 保持容量配線、429、430、431: ビジントマン


【図5】



【図6】




[図7]




[図8]


结显性沙汀/摩1307




【図11】




【図16】









【図22】







【図25】




【図21】 【図20】 8201 channel -Vg (1B) (1A) (A) Id n- channel n-+Vg -Vg (2B) (2A) Id | (B) n- channel -Vg 0 (3B) (3A) Id | 3203b +Vg 3201 (4B) (4A) (C)








[図28]




[図29]









[図30]





[図31]






[図32]







[図34]




[図36]




【図33】




【図35】



(A)





フロントページの続き

(72) 発明者 高山 徹

神奈川県厚木市長谷898番地 株式会社半 導体エネルギー研究所内